[发明专利]具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法

说明书

本发明申请是本申请人于2006年10月20日提交的，申请号为200610171869.8，发明名称为“具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法”的分案申请。

技术领域

本发明涉及一种具有抑制特性偏移的结构的薄膜晶体管面板及其制造方法。

背景技术

有源矩阵型液晶显示装置适用具有多个像素电极和与各像素电极连接的多个开关用薄膜晶体管的薄膜晶体管面板。具有滤色片和对置电极的对置电极面板设置成在与所述薄膜晶体管面板之间夹着液晶元件，通过在所述各像素电极和所述对置电极之间施加对应于显示像素的显示电压，液晶元件的透射率变化，能够目视显示。在日本特许公开2005-93460号公报中，记载了在上述薄膜晶体管面板上形成薄膜晶体管的结构。在这篇现有技术文献中记载的薄膜晶体管是如下的晶体管：在基板的上表面设有栅电极，在含有栅电极的基板的上表面设有栅绝缘膜，在栅电极上的栅绝缘膜的上表面设有由本征非晶硅构成的半导体薄膜，在半导体薄膜上表面的预定部位设有由氮化硅构成的沟道保护膜，在沟道保护膜的上表面两侧及其两侧的半导体薄膜上表面设有由n型非晶硅构成的欧姆接触层，并在各欧姆接触层上表面形成设有源电极和漏电极，在其上设有由氮化硅构成的过覆膜。

在上述现有的薄膜晶体管中，源电极和漏电极的宽度比直接设置在半导体薄膜上的区域的各欧姆接触层的宽度大。并且，由于将直接设置在半导体薄膜上的区域的各欧姆接触层由源电极和漏电极完全覆盖，因此即使通过等离子体CVD法在其上对由氮化硅构成的过覆膜进行成膜，直接设置在半导体薄膜上的区域的各欧姆接触层的表面也不会受到等离子体损伤，进而可以抑制Vg(栅电压)-Id(栅电流)特性向负侧偏移。

然而，在上述现有的薄膜晶体管中，由于使源电极和漏电极的宽度比直接设置在半导体薄膜上的区域的各欧姆接触层的宽度大，因此用于形成源电极和漏电极的光刻工序和用于形成欧姆接触层的光刻工序不同，因而存在光刻工序数量增加这样的问题。

发明内容

因此，本发明的目的是提供一种薄膜晶体管面板，既可以抑制Vg-Id特性向负侧的偏移，而且还可以不增加光刻工序数量。

为实现上述目的，本发明的薄膜晶体管面板，包括：基板；薄膜晶体管，形成在所述基板上并，具有栅电极、栅绝缘膜、半导体薄膜、在所述半导体薄膜上形成的一对欧姆接触层、以及在所述各欧姆接触层上形成的源电极和漏电极，所述半导体薄膜在所述源电极和所述漏电极之间具有沟道区域；像素电极，与所述薄膜晶体管的所述源电极连接；以及第一和第二导电性被覆膜，设置在所述源电极侧和所述漏电极侧的上部，由与所述像素电极相同的材料形成；所述第一导电性被覆膜的宽度比所述源电极的宽度宽，所述第二导电性被覆膜的宽度比所述漏电极的宽度宽。

此外，本发明的薄膜晶体管面板的制造方法，其特征在于，包括以下步骤：在基板上形成薄膜晶体管，该薄膜晶体管在栅电极上隔着栅绝缘膜设有半导体薄膜、在所述半导体薄膜上设有一对欧姆接触层、在所述各欧姆接触层上设有源电极和漏电极；在所述薄膜晶体管上对像素电极形成用膜进行成膜，将所述像素电极形成用膜进行刻蚀，形成与所述薄膜晶体管的所述源电极连接的像素电极及导电性被覆膜，该导电性被覆膜做成在所述源电极侧和所述漏电极侧中的至少一方的上部宽度比所述源电极或所述漏电极的宽度更宽，并且完全覆盖沟道区域的外侧区域的所述源电极或所述漏电极。

本发明的薄膜晶体管面板，包括：基板；薄膜晶体管，形成在所述基板上，具有栅电极、栅绝缘膜、半导体薄膜、在所述半导体薄膜上形成的一对欧姆接触层、以及在所述各欧姆接触层上形成的源电极和漏电极，所述半导体薄膜在所述源电极和所述漏电极之间具有沟道区域；像素电极，与所述薄膜晶体管的所述源电极连接；以及第一和第二导电性被覆膜，设置在所述源电极和所述漏电极的上部，由与所述像素电极相同的材料形成，所述第一导电性被覆膜被设置为宽度比所述源电极的宽度宽，所述第二导电性被覆膜被设置为宽度比所述漏电极的宽度宽，并且与所述漏电极的上表面接触，并且，从所述漏电极延伸出来，以便跨过与所述漏电极连接的漏极布线的一部分。