[发明专利]具有改良串行选择线和位线接触布局的三维存储阵列

权利要求书

1.一种存储装置，包含：

一集成电路衬底；

多个长条半导体材料叠层延伸出该集成电路衬底，该多个叠层包括至少两个长条半导体材料由绝缘层分隔而成为多个平面位置中的不同平面位置，分享该多个平面位置中的一相同平面位置的该些长条半导体材料通过阶梯状结构连接至多个位线接触中的一个相同位线接触，如此该阶梯状结构中的阶梯位于该些长条半导体材料的端点处；

多条导线安排成正交于该多个叠层之上，且与该多个叠层顺形，如此于该长条半导体材料的表面与该多条导线交会点建立一个三维阵列的交会区域；以及

存储元件于该交会区域，其经由该长条半导体材料与该多条导线建立可存取的该三维阵列的存储单元。

2.根据权利要求1所述的存储装置，更包括：

译码电路，与该多个叠层中的该长条半导体材料及该多条导线耦接，以存取该存储单元。

3.根据权利要求1所述的存储装置，其中该存储元件包含反熔丝。

4.根据权利要求1所述的存储装置，其中该存储元件包含电荷储存结构。

5.根据权利要求1所述的存储装置，其中该存储单元包含埋藏通道电荷储存晶体管。

6.根据权利要求1所述的存储装置，其中该多个叠层中的该长条半导体材料包含掺杂半导体。

7.根据权利要求1所述的存储装置，其中该多条导线包含掺杂半导体。

8.根据权利要求1所述的存储装置，其中该存储元件包含一共同层的存储材料的部分于该多个叠层与该多条导线之间。

9.根据权利要求1所述的存储装置，包含一隧穿层、一电荷捕捉层及一阻挡层于该多个叠层与该多条导线之间，且其中该隧穿层、电荷捕捉层及阻挡层的组合构成该存储元件于该交会区域。

10.根据权利要求1所述的存储装置，更包含多条位线安排于该多个叠层之上且与该长条半导体材料平行，其中该多条位线中的不同位线经由该多个位线接触及该阶梯状结构而与该多个叠层中的不同平面位置电性连接。

11.一种存储装置，包含：

一集成电路衬底；

多个长条半导体材料叠层延伸出该集成电路衬底，该多个叠层包括至少两个长条半导体材料由绝缘层分隔而成为多个平面位置中的不同平面位置，分享该多个平面位置中的一个相同平面位置的该些长条半导体材料通过阶梯状结构连接至多个位线接触中的一个相同位线接触，如此该阶梯状结构中的阶梯位于长条半导体材料的端点处；

第一多条导线安排成正交于该多个叠层之上，且与该多个叠层顺形，如此于该长条半导体材料的表面与该多条导线交会点建立一个三维阵列的交会区域；

存储元件于该交会区域，其经由该长条半导体材料与该多条导线建立可存取的该三维阵列的存储单元；

多个导电顺形结构，每一个导电顺形结构于该多个叠层中的一不同叠层之上；

第二多条导线安排于该多个叠层之上，且与该长条半导体材料平行，该第二多条导线中的每一条导线与该多个导电顺形结构中的不同导电顺形结构电性连接；以及

第三多条导线安排于该第一多条导线之上，且与该第一多条导线平行，该第三多条导线中的每一条导线与该第二多条导线中的不同导线连接。

12.根据权利要求11所述的存储装置，更包括：

译码电路，与该多个叠层中的该长条半导体材料、该第一多条导线及该第三多条导线耦接，以存取该存储单元。

13.根据权利要求11所述的存储装置，其中该存储元件包含反熔丝。

14.根据权利要求11所述的存储装置，其中该存储元件包含电荷储存结构。

15.根据权利要求11所述的存储装置，其中该存储单元包含埋藏通道电荷储存晶体管。

16.根据权利要求11所述的存储装置，其中该多个叠层中的该长条半导体材料包含掺杂半导体。

17.根据权利要求11所述的存储装置，其中该第一多条导线包含掺杂半导体。

18.根据权利要求11所述的存储装置，其中该存储元件包含一共同层的存储材料的部分于该多个叠层与该第一多条导线之间。