[发明专利]最小化芯片边缘缺陷的方法及系统

说明书

技术领域

本发明一般涉及制造的半导体芯片阵列，包括图像传感器阵列及“片上摄像机”成像芯片阵列。

背景技术

图像传感器通常含有具有光敏或光探测元件矩阵或阵列的半导体芯片，该光敏或光探测元件能够将光线转换为电荷、电流或电压。一块给定芯片的光敏区域代表了图像捕捉区域，也可以称为成像区域。这些芯片可以以阵列形式同时制造在一片半导体晶片上。在制造完成后，通过划片处理，例如在相邻芯片间机械地划片，芯片阵列中单独的芯片可以被分离为独立的单元，这一划片处理又被称为芯片分离处理。

在现有的成像阵列芯片中，通过采用机械锯切或激光加工在相邻芯片间划出沟槽，芯片阵列中单独的芯片得以实现分离。在通过例如使用金刚钻锯的机械锯切方式分离芯片时，普遍存在的不利影响在于，会在芯片边缘形成由芯片物质切割引起的碎片及机械变形，进而导致沿切割线的芯片边缘累积的机械应力。在采用激光划片分离芯片时，高强度的激光束会在芯片边缘材料中形成热应力，该热应力同样会在局部边缘累积。对于芯片阵列中的每一芯片，所述应力，无论起源于机械应力还是热应力，均会在接近划线的芯片外围边缘上累积并残留为残余应力。

在所述芯片为多芯片图像传感器一部分的情况下，该多芯片图像传感器又被称为“镶嵌阵列(mosaic array)”，每一相同芯片的物理边缘会靠近该独立芯片的光敏区域，由于所述累积的残余应力会使得接近划线的光敏元件(像素)位置具有较高的“暗信号”产生率或暗电流，所述累积的残余应力会干扰图像传感器的正常工作。因此，尽管芯片边缘从技术上讲仍位于成像芯片的光敏区域内，但相较于成像芯片的其他区域，所述芯片边缘可能表现出非预期地不同的、或者较高的暗信号产生率。因此光电特性在芯片边缘变得不一致，并在成像系统中产生不良效应。

因此，一种解决方案是通过增加相邻芯片间的距离来采用较大的芯片间隔，从而在芯片的光敏成像边缘与分离切口或划线间允许较大的边缘间隙。然而，由于相应地增加了为实现给定功能或应用所需的芯片阵列的尺寸，以及随之产生的成本增加，这会引起另外的不期望的结果。

在另一个更具体的例子中，含有用于焦平面成像阵列的电荷耦合器件(CCD)成像元件，该焦平面成像阵列用于天文、医疗数字X射线，以及其他应用。在该例子中，可能要求具有最少“死区”，或者相邻间隙，即成像阵列中任意两个相邻芯片的光敏区域之间的距离。另一个要求可能是给定芯片的成像区域各处的前述暗信号产生率最低，以及更宽泛地，确保CCD成像芯片的全部成像区域具有一致的暗信号产生率以及其他光电特性。

为解决上述问题，需要提供一种能够在芯片阵列的芯片分离过程中避免芯片边缘的材料碎片与变形，并且避免或者至少最小化产生的机械和/或热应力的技术，由此形成增强的、一致的包含有成像芯片的芯片边缘的成像区域，同时使得相邻芯片的“死区”或相邻间隔最小化。

发明内容

根据本发明的一个实施例，提供了一种配置相邻芯片的芯片相邻边的方法，该相邻芯片位于形成在半导体衬底层上的半导体芯片阵列中。所述芯片阵列中的每一芯片含有位于所述衬底层上的电路层。所述电路层具有电路层厚度，所述衬底层具有衬底层厚度。所述方法包括：沿芯片相邻边刻蚀沟道至超过电路层厚度的深度，以及划沟槽至穿透衬底层厚度的深度，该沟槽沿刻蚀沟道对准地被划刻，并且部分地包含所述沟道。

在一个实施例中，所述半导体芯片阵列含有成像芯片阵列。

在另一实施例中，所述成像芯片阵列中的成像芯片包括CCD图像传感器阵列。

在又一实施例中，所述成像芯片阵列中的成像芯片包括CMOS图像传感器阵列。

在另一变化的实施例中，所述半导体芯片阵列包括由存储器、处理器、微机械元件和光学元件构成的元件组中选择的元件。

所述刻蚀步骤可以包括化学刻蚀。

所述划刻步骤可以包括通过机械式锯切的划刻。

在又一实施例中，划刻步骤包括划沟槽以使沟槽与沟道的芯片相邻边间隔2至8微米的距离。