[发明专利]固体成像器件有效

专利信息
申请号: 201110064703.7 申请日: 2011-03-14
公开(公告)号: CN102194845A 公开(公告)日: 2011-09-21
发明(设计)人: 舛冈富士雄;原田望 申请(专利权)人: 日本优尼山帝斯电子株式会社
主分类号: H01L27/146 分类号: H01L27/146;H01L27/148
代理公司: 隆天国际知识产权代理有限公司 72003 代理人: 郑小军;冯志云
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 固体 成像 器件
【说明书】:

技术领域

本发明涉及一种固体成像器件(SOLID STATE IMAGING DEVICE),且涉及一种可达成低混色、高灵敏度、低残影、低暗电流、低噪声(noise)、高像素密度化的固体成像器件。

背景技术

目前,CCD(Charge-Coupled Device,电荷耦合元件)及CMOS(Complementary Metal Oxide Semiconductor,互补式金属氧化物半导体)固体成像器件已广泛应用于摄像机(video camera)、静物照相机(still camera)等。再者,也经常要求提升固体成像器件的高分辨率(resolution)及高灵敏度化等的性能。针对此点,为了实现固体成像器件的高分辨率化,已进行运用像素高密度化的技术革新。此外,为了实现固体成像器件的高灵敏度化,则已进行提高聚光效率、低噪声化、低暗电流(dark current)、再加上降低残影所进行的技术革新。

以下说明现有技术的固体成像器件的动作(参照例如Sunetra K.Mendis,Sabrina E.Kemeny and Eric R.Fossum:“A 128×128CMOS Active Pixel Image Sensor for Highly Integrated Imaging Systems”(一种用于高度集成成像系统的128×128CMO有源像素传感器),IEDM93,论文集,22.6.1.第583-586页(1993))。图18A为显示该CMOS固体成像器件的1像素构成图,图18B为显示沿着图18A中的A-A’线的信号电荷50蓄积时的电位分布。另外,在第18B中,为了区别,以阴影显示已蓄积的电荷。此1像素由下述构件所构成:信号电荷蓄积部,由用以蓄积通过照射光52所产生的信号电荷50的P型半导体衬底53、氧化硅膜(SiO2膜)54a、及光栅极(photo gate)PG导体层所构成;与该信号电荷蓄积部相连的传送栅极TG;与传送栅极TG电极下沟道55相连的浮置二极管(Floating Diode)FD;具有与浮置二极管FD连接的栅极AG的放大MOS(metal oxide semiconductor,金属氧化物半导体)晶体管56;与放大MOS晶体管56相连的选择栅极(SG)MOS晶体管57;设于连接于浮置二极管FD的SiO2膜54b上的复位(reset)栅极RG;及具有复位漏极二极管RD的复位MOS晶体管58。复位MOS晶体管58的复位漏极二极管RD与放大MOS晶体管56的漏极连接于电压Vdd的电源线。再者,选择栅极(SG)MOS晶体管57的源极连接于信号线59。

所照射的光(照射光)52通过光栅极PG而射入于P型半导体衬底53。借此所产生的信号电荷50(此时为电子),通过施加既定电压于光栅极PG而蓄积在形成于P型半导体衬底53表面的电位阱51。所蓄积的信号电荷50通过施加导通(on)电压于传送栅极TG电极而传送于浮置二极管FD。借此,浮置二极管FD的电位即依据信号电荷50的量而变化。同时与浮置二极管FD相连的放大MOS晶体管56的栅极电压也依信号电荷50的量而变化。当施加导通电压于选择栅极(SG)MOS晶体管57的选择栅极SG时,与放大MOS晶体管56的栅极AG电压对应的信号电流则流通于信号线59,且被读取作为输出。

以其他固体成像器件而言,与所述图18A及图18B所示使用光栅极PG的信号电荷蓄积构造不同,具有通过光电二极管(Photo Diode)PD来进行信号电荷蓄积的光电二极管构造(参照例如日本专利申请公开第2000-244818号说明书、及R.M.Guidash,T.H.Lee,P.P.K.Lee,D.H.Sackett,C.I.Drowley,M.S.Swenson,L.Arbaugh,R.Hollstein,F.Shapiro,and S.Domer:”A 0.6um CMOS Pinned Photodiode Color Imager Technology”(一种0.6um CMOS铰接光电二极管彩色成像技术),IEDM论文集,第927-929页(1997))。以此种光电二极管构造而言,例如有设于光电二极管PD表面的P+层、及与P+层连接而且为了使像素间电性分离而铰接(pinning)于接地(ground)电位的沟道阻挡层(stopper)P+层的构造(pinned photodiode)。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本优尼山帝斯电子株式会社,未经日本优尼山帝斯电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110064703.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top