[发明专利]半导体装置

说明书

相关申请的交叉引用

本申请基于并要求申请日为2010年7月16日的日本专利申请No.2010-161426的优先权，其全部内容作为参考被包含在本文中。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

上下电极结构的功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应型晶体管)的导通电阻很大程度依存于漂移层的电阻。决定该漂移层电阻的杂质掺杂浓度，根据基极层和漂移层所形成的pn结的耐压而不能提高到界限以上。因此，对于元件耐压和导通电阻，存在权衡(trade-off)的关系。改善该权衡对低消耗功率元件很重要。该权衡具有取决于元件材料的界限，超过该界限是实现超过现有功率MOSFET的低导通电阻的办法。

作为解决该问题的MOSFET的一例，已知有一种在漂移层中填充了被称作超级结(super junction)结构的p型柱状层和n型柱状层的结构。在超级结结构中，一边通过使p型柱状层和n型柱状层中所含的填充量(杂质量)相同来做出伪的非掺杂层以保持高耐压，一边通过经由高掺杂的n型柱状层地流过电流来实现超过材料界限的低导通电阻。通过这样地使用超级结结构，能够实现超过材料界限的导通电阻与耐压的权衡。由此，能够减小芯片面积、增加工作电流密度。

在超级结结构中，越使其横向的周期微细，越可能提高n型柱状层的杂质浓度，实现超过材料界限的低导通电阻。伴随着超级结结构的微细化，MOS栅结构也需要进行微细化。在平面栅结构中微细化具有界限，而采用槽栅结构有效。

但是，槽栅结构与平面栅结构相比，在施加了漏极电压时，栅极-漏极间电容(Cgd)在低电压条件下降低。因此与漏极-源极间电容(Cds)相比，存在以下问题：栅极-漏极间电容变小，开关时的栅极的控制性变差，产生开关噪声。

发明内容

本发明的实施方式提供一种开关特性提高的半导体装置。

实施方式的半导体装置具备：第一导电型的第一半导体层；第一导电型的第二半导体层和第二导电型的第三半导体层，在大致平行于上述第一半导体层主面的方向上交替地设置在上述第一半导体层之上；第二导电型的第四半导体层，设置在上述第二半导体层和上述第三半导体层之上；第一导电型的第五半导体层，选择性地设置在上述第四半导体层的表面上；控制电极，隔着绝缘膜设置在从上述第五半导体层表面贯通上述第四半导体层地与上述第二半导体层相连的槽内；第一主电极，与上述第一半导体层连接；第二主电极，与上述第四半导体层和上述第五半导体层连接；和第一导电型的第六半导体层，设置在上述第四半导体层与第二半导体层之间。上述第六半导体层的杂质浓度高于上述第二半导体层的杂质浓度。

实施方式的另外的半导体装置具备：第一导电型的第一半导体层；第一导电型的第二半导体层，设置在上述第一半导体层之上；第二导电型的第四半导体层，设置在上述第二半导体层之上；第一导电型的第五半导体层，选择性地设置在上述第四半导体层的表面上；控制电极，隔着第一绝缘膜设置在从上述第五半导体层表面贯通上述第四半导体层地与上述第二半导体层相连的槽内；嵌入电极，在上述槽内，隔着第二绝缘膜设置在上述控制电极之下；第一主电极，与上述第一半导体层连接；第二主电极，与上述第四半导体层和上述第五半导体层连接；和第一导电型的第六半导体层，设置在上述第四半导体层与第二半导体层之间。上述第六半导体层的杂质浓度高于上述第二半导体层的杂质浓度。

根据本发明的实施方式，半导体装置的开关特性的提高成为可能。

附图说明

图1是第一实施方式涉及的半导体装置的主要部分模式图，图1(a)是图1(b)的X-Y位置上的半导体装置的主要部分模式剖视图，图1(b)是从上看图1(a)的A-B位置上的切断面的主要部分模式平面图。

图2是用于说明第一实施方式涉及的半导体装置的制造过程的主要部分模式剖视图，图2(a)是在漏极层之上形成半导体层的工序的主要部分模式剖视图，图2(b)是在漏极层之上形成超级结结构的工序的主要部分模式剖视图。

图3是用于说明涉及第一实施方式的半导体装置的制造过程的主要部分模式剖视图，图3(a)是在n型柱状层之上形成n型层的工序的主要部分模式剖视图，图3(b)是在超级结结构之上形成基极层的工序的主要部分模式剖视图。