[发明专利]阵列基板及其制造方法有效
| 申请号： | 201110132769.5 | 申请日： | 2011-05-20 |
| 公开（公告）号： | CN102637630A | 公开（公告）日： | 2012-08-15 |
| 发明（设计）人： | 宋泳锡;崔承镇;刘圣烈 | 申请（专利权）人： | 京东方科技集团股份有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/12;G02F1/1362 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 许静;姜精斌 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 阵列 及其 制造 方法 | ||
1.一种阵列基板的制造方法，其特征在于，包括：
第一次掩膜工艺，在基板上形成无机材料凸起；
第二次掩膜工艺，在经过所述第一次掩膜工艺的基板上形成分别由第一透明导电层和第一金属层构成的反射区域图案、栅线、从所述栅线分支出来的栅电极和公共电极；
第三次掩膜工艺，在经过所述第二次掩膜工艺的基板上形成由半导体层构成的硅岛图案和由第二金属层构成的数据线图案，在所述硅岛图案上形成与数据线连接的源电极和漏电极、由半导体层构成的沟道；
第四次掩膜工艺，在经过所述第三次掩膜工艺的基板上涂布无机材料，并对所述无机材料进行回火工艺后形成一平坦层，并在所述漏电极上形成过孔；
第五次掩膜工艺，在所述反射区域形成通过所述过孔与所述漏电极连接、由第二透明导电层构成的像素电极。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，在所述第一次掩膜工艺中，在基板上利用无机材料制作凸起，并对所述凸起进行回火工艺后使其成为角度为6～10度的凸起。
3.根据权利要求2所述的阵列基板的制造方法，其特征在于，所述回火工艺采用的温度为200-250℃，时间为20～60min。
4.根据权利要求1所述的阵列基板的制造方法，其特征在于，在所述第二次掩膜工艺中，所述反射区域由所述第一透明导电层和所述第一金属层构成，所述透射区域由所述第一透明导电层构成。
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，在所述第四次掩膜工艺中，回火工艺后的所述平坦层的平坦率在95％以上。
6.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述无机材料为采用氧化硅或氮化硅导电体的无机树脂。
7.根据权利要求1所述的阵列基板的制造方法，其特征在于，在所述第三次掩膜工艺中，所述绝缘层为氮氧化硅层或氮化硅层，所述半导体层为非晶硅层，所述第二金属层为采用钼、铝、钛或铜。
8.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述第一透明导电层和第二透明导电层为IZO氧化铟锌层或ITO氧化铟锡层。
9.一种阵列基板，其特征在于，包括：
一基板；
分布在所述基板上的无机材料凸起；
分布在上述基板上的分别由第一透明导电层和第一金属层构成的反射区域图案、栅线、从所述栅线分支出来的栅电极和公共电极；
分布在上述基板上由半导体层构成的硅岛图案和由第二金属层构成的数据线图案、在所述硅岛图案上与数据线连接的源电极和漏电极、由半导体层构成的沟道；
沉积在上述基板上、以无机材料制成的平坦层，所述平坦层包括一与所述漏电极相连的过孔；
分布在上述基板上由第二透明导电层构成、通过所述过孔与所述漏电极连接的所述像素电极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司，未经京东方科技集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110132769.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
