[发明专利]阵列基板及其制造方法、液晶显示器件

权利要求书

1.一种阵列基板，包括基板，所述基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，其特征在于，所述像素电极所在的层与所述数据线所在的层之间设有树脂介电层。

2.根据权利要求1所述的阵列基板，其特征在于，所述基板上还设有公共电极，所述公共电极所在的层与所述像素电极所在的层相邻绝缘地设置。

3.根据权利要求1所述的阵列基板，其特征在于，所述公共电极与所述栅线同层设置。

4.根据权利要求2所述的阵列基板，其特征在于，所述公共电极所在的层与所述像素电极所在的层之间设有像素电极绝缘层。

5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板的用于绑定驱动电路的绑定区域内的树脂介电层的厚度，小于其余区域内的树脂介电层的厚度。

6.根据权利要求5所述的阵列基板，其特征在于，所述绑定区域内设有用于与驱动电路绑定的绑定栅线和绑定数据线，所述绑定栅线与所述栅线同层设置，所述绑定数据线与所述数据线同层设置；且

所述绑定栅线的上方设有栅线连接过孔，所述栅线连接过孔穿透所述像素电极绝缘层、树脂介电层、钝化层和栅绝缘层；

所述绑定数据线的上方设有数据线连接过孔，所述数据线连接过孔穿透所述像素电极绝缘层、树脂介电层和钝化层。

7.根据权利要求6所述的阵列基板，其特征在于，

所述栅线连接过孔包括通过两次构图工艺形成的一级栅线连接过孔和二级栅线连接过孔，所述一级栅线连接过孔在一次构图工艺中通过穿透所述树脂介电层形成，所述二级栅线连接过孔在另一次构图工艺中通过穿透所述像素电极绝缘层、钝化层和栅绝缘层形成，且所述二级栅线连接过孔的径向尺寸大于所述一级栅线连接过孔的径向尺寸，所述二级栅线连接过孔套设在所述一级栅线连接过孔中；

所述数据线连接过孔包括通过两次构图工艺形成的一级数据线连接过孔和二级数据线连接过孔，所述一级数据线连接过孔在一次构图工艺中通过穿透所述树脂介电层形成，所述二级数据线连接过孔在另一次构图工艺中通过穿透所述像素电极绝缘层和钝化层形成，且所述二级数据线连接过孔的径向尺寸大于所述一级数据线连接过孔的径向尺寸，所述二级数据线连接过孔套设在所述一级数据线连接过孔中。

8.根据权利要求1-4中任一项所述的阵列基板，其特征在于，所述树脂介电层与所述薄膜晶体管的源极和漏极所在的层之间设有钝化层，通过穿透所述树脂介电层和所述钝化层的介电-钝化层过孔所述像素电极和所述薄膜晶体管的漏极连接。

9.根据权利要求1-4中任一项所述的阵列基板，其特征在于，所述树脂介电层由正性感光树脂、负性感光树脂或非感光树脂制成。

10.根据权利要求9所述的阵列基板，其特征在于，在由正性感光树脂或负性感光树脂制成时，所述树脂介电层的厚度为2～5微米，在由非感光树脂制成时，所述树脂介电层的厚度为小于2微米，优选为小于1.5微米。

11.一种如权利要求1-10中任一项所述的阵列基板的制造方法，其特征在于，包括：

在像素电极所在的层与数据线所在的层之间形成树脂介电层。

12.根据权利要求11所述的阵列基板的制造方法，其特征在于，在像素电极所在的层与数据线所在的层之间形成树脂介电层包括：

步骤11，在基板上形成栅线和薄膜晶体管的栅极；

步骤12，在形成有栅线和薄膜晶体管的栅极的基板上形成数据线和薄膜晶体管的有源层、源极、漏极和沟道；

步骤13，在形成有数据线和薄膜晶体管的有源层、源极、漏极和沟道的基板上形成树脂介电层；

步骤14，在形成有树脂介电层的基板上形成像素电极，且所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接。

13.根据权利要求12所述的阵列基板的制造方法，其特征在于，所述方法还包括：

步骤15，在形成有像素电极的基板上形成公共电极。

14.根据权利要求12所述的阵列基板的制造方法，其特征在于，在步骤11中形成栅线和薄膜晶体管的栅极的同时，还形成公共电极。