[发明专利]一种半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体的制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术

随着半导体结构制造技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小(目前已经可以达到纳米级)，随着半导体器件尺寸的缩小，各种微观效应凸显出来，为适应器件发展的需要，本领域技术人员一直在积极探索新的制造工艺。

绝缘体上硅(Silicon-On-Insulator，SOI)具有较好的介质隔离特性，采用SOI制成的集成电路具有寄生电容小、集成密度高、速度快、工艺简单和短沟道效应小等优势，通常SOI衬底包括三层主要结构，分别是体硅层、体硅层之上的氧化埋层(Buried Oxide Layer，BOX层)和覆盖在所述BOX层之上的SOI层，所述SOI层的材料通常是单晶硅。

现有技术工艺中，使用上述SOI衬底生产半导体器件在形成与源/漏区的接触塞时，由于器件尺寸的减小，接触塞底部与源/漏区的接触面积有限，因此接触电阻较大。为了提升半导体器件的性能，希望减小上述接触电阻。如图1所示，可以先对SOI衬底进行刻蚀，例如刻蚀栅极结构16两侧的SOI层11和BOX层12，形成暴露BOX层12的沟槽，然后在该沟槽中形成金属层15，金属层15与栅极结构16下方的SOI层相接触。由于金属的电阻远远低于半导体材料，因此图1示出的半导体结构具有较低的接触电阻。但是该半导体结构仍然具有一定的缺点，由该半导体结构加工形成的半导体器件在工作时，金属层15与体硅层13之间存在较大的电容，这会降低半导体器件的性能。

发明内容

本发明的目的在于提供一种半导体结构及其制造方法，以减少半导体器件在工作时金属层与SOI衬底的体硅层之间的电容。

一方面，本发明提供了一种半导体结构的制造方法，该方法包括：

a)提供SOI衬底，并在所述SOI衬底上形成栅极结构；

b)刻蚀所述栅极结构两侧的所述SOI衬底的SOI层和BOX层，以形成暴露所述BOX层的沟槽，该沟槽部分进入所述BOX层；

c)在所述沟槽的侧壁形成侧墙；

d)在所述沟槽内形成覆盖所述侧墙的金属层，该金属层与所述栅极结构下方的所述SOI层相接触。

另一方面，本发明还提供了另一种半导体结构的制造方法，该方法包括：

a)提供SOI衬底，在该SOI衬底上覆盖掩膜，所述掩膜掩盖的区域为预定形成栅极线的区域；

b)刻蚀所述栅极结构两侧的所述SOI衬底的SOI层和BOX层，以形成暴露所述BOX层的沟槽，该沟槽部分进入所述BOX层；

c)在所述沟槽的侧壁形成侧墙；

d)在所述沟槽内形成覆盖所述侧墙的金属层，该金属层与所述栅极结构下方的所述SOI层相接触。

e)移除所述掩膜以暴露其掩盖的区域，在该区域上形成栅极结构。

相应地，本发明还提供了一种半导体结构，该该半导体结构包括SOI衬底、栅极结构、侧墙和金属层，其中：

所述SOI衬底包括SOI层和BOX层；

所述栅极结构形成在所述SOI层之上；

所述金属层形成在所述栅极结构两侧的所述SOI衬底内，该金属层与所述栅极结构下方的所述SOI层相接触，并延伸至所述BOX层内；

所述金属层与所述BOX层之间存在侧墙。

本发明提供的半导体结构及其制造方法首先在SOI衬底上形成延伸至BOX层的沟槽，然后在该沟槽的侧壁形成侧墙，最后在沟槽中形成金属层，由于所述侧墙具有一定的厚度，因此所述金属层与SOI衬底的体硅层的距离变大，并且该金属层正对体硅层的下表面的面积减小，上述距离变大和面积减小使得半导体器件在工作时金属层与SOI衬底的体硅层之间的电容减小，有利于提升半导体器件的性能。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是现有技术形成的半导体结构的剖视结构示意图；

图2是根据本发明的半导体结构的制造方法的一个具体实施方式的流程图；

图3至图10是根据本发明的一个具体实施方式按照图2(a)示出的流程制造半导体结构过程中该半导体结构各个制造阶段的剖视结构示意图；

图11至图15是根据本发明的另一个具体实施方式按照图2(b)示出的流程制造半导体结构过程中该半导体结构各个制造阶段的剖视结构示意图。