[发明专利]使用脒基金属的原子层沉积

说明书

本申请是申请号为200380106327.7、申请日为2003年11月14日、发明名称为“使用脒基金属的原子层沉积”的专利申请的分案申请。

发明背景

1.发明领域

本发明涉及用于在固体底材上沉积含金属的保形薄膜的材料和方法，并且薄膜尤其是含铜、钴和铁金属或其氧化物或氮化物的薄膜。本发明可用于制造微电子器件。

2.相关技术的说明

当需要改善半导体微电子器件的速率和功能时，需要新型材料。例如，需要具有较高电导率的材料以形成集成电路中晶体管之间的线路。与铝相比，铜具有更高的电导率，并且在防止电迁移方面具有更好的稳定性。因此，铜变得越来越普遍地用于硅半导体。这种趋向公开在互联网http://public.itrs.net/Files/2001ITRS/Home.htm的半导体国际技术发展蓝图中。

铜连接线路还必须被保形设置在例如细孔结构中，并且产生的薄膜必须具有高度均匀的厚度。如果存在厚度差异，由于铜的粗糙表面产生增加的电子散射，槽或通道中铜的电导率将会降低。高质量的阻挡层/粘附层需要具有非常光滑的表面。

适于制造光滑、保形层的一个方法是“原子层沉积”，或ALD(又名原子层磊晶)。ALD方法使用两种或多种不同气相前体沉积固体材料薄层。薄膜即将沉积于其上的底材的表面暴露于一定剂量的前体的蒸气。然后前体所有未反应的多余蒸气用泵抽出。接下来，一定剂量的第二前体的蒸气到达该表面并使之反应。这些步骤可重复进行以产生较厚的薄膜。该方法中一个尤其重要的方面是，ALD反应是自限的，因为在每个循环中仅仅形成某一最大厚度，随后在此循环中即便是可得到过量的反应物，也没有发生进一步的沉积。由于这种自限特性，ALD反应产生具有高度均匀厚度的涂层。ALD薄膜厚度的均匀性不仅沿着底材平面延伸，还延伸到细孔和槽中。ALD这种产生保形薄膜的能力被称作“良好的阶梯覆盖(step coverage)”。

P.Martensson和J.-O.Carlsson在Journal of the Electro-chemical Society，vol.145，2926-2931(1998)中已经由铜前体Cu(II)-2，2，6，6-四甲基-3，5-庚烷二酮化物证实了铜的ALD。不幸的是，在实质上自限的ALD方法的温度范围(＜200℃)内，这种ALD方法中的铜仅仅生长在预存在的铂表面，并且没有成核或粘附在大部分其它表面。在铜ALD中已经建议了其它反应，然而没有数据公开表明预期的表面反应实际上为自限的。因此，尤其有利地是进行铜能够在除铂之外的表面上成核或粘附的ALD方法。

美国专利No.6,294,836表明，在铜和底材之间使用钴的“粘合”层能够促进铜的粘附。然而根据美国专利No.6,444,263，用于沉积钴的已知化学气相沉积(CVD)法具有较差的阶梯覆盖，在具有长径比5∶1的孔的底部仅仅产生20％的厚度。美国专利申请No.2002/0081381中已经要求保护了钴ALD，用于双(乙酰丙酮酸)钴[Co(acac)₂]与氢的反应，然而其中并没有给出阶梯覆盖数据，并且膜生长仅仅发现在预存在的铱表面。美国专利申请No.2002/0081381还要求保护钴的非选择性生长，其通过钴[Co(acac)₂]与硅烷的反应进行，然而这种钴可能被硅污染。因此对于具有高阶梯覆盖的纯钴，这将有利地进行沉积过程。

铜和钴薄层过去经常用于形成磁性信息存储中的抗磁读写磁头。这种薄层需要具有非常均匀的厚度，并具有很少的缺陷和小孔。当存在制造这种器件的成功的工业化生产过程时，这将有利地进行铜和钴的沉积过程，产生具有更均匀厚度和更少缺陷的薄层。

磁存储器的先进设计与微电子电路(例如参见美国专利申请No.2002/0132375和美国专利No.6,211,090)相结合产生高度均匀和保形的金属(特别是铁、钴、镍、铜、钌、锰)层，并具有受控的厚度和明显的界面。然而现在没有已知方法使这些金属在预定保形和受控厚度下沉积。

发明概述

本发明的一个方面包括一种使用挥发性脒基金属化合物沉积含金属，如铜、钴、镍、铁、钌、锰、铬、钒、铌、钽、钛或镧的薄膜的方法。该薄膜具有均匀、保形的厚度和光滑的表面。

该方法的优点是，其能够形成具有非常均匀的厚度的含金属的涂层。

本发明的一个相关方面是，在底材和沉积涂层之间产生良好粘附的条件下沉积含金属涂层。

该方法的优点是，其能够沉积具有非常光滑的表面的含金属的涂层。