[发明专利]硬掩模组合物和形成图案的方法、以及包括图案的半导体集成电路器件

说明书

技术领域

本发明提供了一种硬掩模组合物、利用硬掩模组合物形成图案的方法、以及包括图案的半导体集成电路器件。 

背景技术

包括微电子制造以及微观结构制造例如微型机器、磁阻磁头(magnetoresist head)等的工业领域需要具有减小尺寸图案的包括许多电路的芯片。 

在减小图案的尺寸方面，有效的光刻技术是必需的。 

不仅就在预定基板上直接成像图案而言而且就制造通常用于上述成像的掩模而言，光刻法会影响微观结构的制造。 

典型的光刻工艺包括通过将放射线敏感的抗蚀剂暴露于成像放射线来形成图案化抗蚀剂层的过程。 

随后，通过用显影液显影曝光的抗蚀剂层来获得图案图像。然后通过蚀刻在图案化抗蚀剂层的开口中的材料来将图案转移到基础材料上。 

在转移图案以后，除去剩余的抗蚀剂层。 

然而，在一些光刻成像工艺中，使用的抗蚀剂并不提供足够的抵抗性(耐受性，抗蚀性，resistance)以在随后的蚀刻工艺中将预定图案有效地转移到在抗蚀剂的另一侧上的层。 

因此，当需要超薄膜抗蚀剂层时，当在待蚀刻的不同表面上的材料较厚时，当需要相当大的蚀刻深度时，和/或当需要特定蚀刻剂用于在不同表面上的材料时，所谓的硬掩模层用作在抗蚀剂层与在不同表面上的材料之间的中间层，其可以从图案化抗蚀剂通过转移来进行图案化。 

硬掩模层从图案化抗蚀剂层提供图案，并且能抵抗(bear up against)为将图案转移到不同表面的材料上所需要的蚀刻工艺。 

需要硬掩模层以通过使用硬掩模组合物来经受光刻技术，所述硬掩模组合物具有高蚀刻选择性和相对于多重蚀刻工艺的足够的抵抗性，以及使在抗蚀剂与不同表面层之间的反射率减到最小。 

由上述硬掩模组合物形成的图案可以具有改善的光学性能。 

硬掩模组合物可以用于双镶嵌工艺(dual damascene process)。 

双镶嵌工艺主要分成沟槽优先双镶嵌(TFDD)(trench-first dual damascene)工艺、通孔优先双镶嵌(VFDD)(via-first dual damascene)工艺、以及硬掩模双镶嵌(HMDD)工艺。其中，VFDD工艺，除了上述耐蚀刻性和光学性能以外，还需要间隙填充性能(gap-fill properties)和平面化特性。 

发明内容

本发明的一个实施方式提供了一种硬掩模组合物，该硬掩模组合物具有优异的间隙填充性能和平面化特性以及改善的耐蚀刻性和光学性能。 

本发明的另一个实施方式提供了一种用于形成硬掩模组合物的图案的方法。 

本发明的又一个实施方式提供了一种半导体集成电路器件，该半导体集成电路器件包括由上述图案形成方法形成的图案。 

根据本发明的一个实施方式，提供了一种硬掩模组合物，该硬掩模组合物包括含芳环化合物和溶剂，所述含芳环化合物包括由以下化学式1表示的部分和由以下化学式2表示的部分中的至少一种。 

[化学式1] 

[化学式2] 

在化学式1或2中， 

Ar是芳环基团， 

R₁至R₃各自独立地是单键、取代或未取代的C1至C30亚烷基基团、取代或未取代的C3至C30亚环烷基(环亚烷基，cycloalkylene)基团、取代或未取代的C6至C30亚芳基基团、取代或未取代的C3至C30亚环烯基(环亚烯基，cycloalkenylene)基团、取代或未取代的C7至C20亚芳烷基(arylalkylene)基团、取代或未取代的C1至C20亚杂烷基(杂亚烷基，heteroalkylene)基团、取代或未取代的C2至C30亚杂环烷基(heterocycloalkylene)基团、取代或未取代的C2至C30亚杂芳基(heteroarylene)基团、取代或未取代的C2至C30亚烯基基团、取代或未取代的C2至C30亚炔基基团、或它们的组合，以及 

n是1至100。 

在这里，Ar可以是选自在以下组1中所示的取代或未取代的芳环基团中的一种。 

[组1]