[发明专利]绝缘栅双极晶体管及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种绝缘栅双极晶体管，本发明还涉及一种绝缘栅双极晶体管的制造方法。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种电压控制的MOS/双极复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等。IGBT结构和VDMOS结构非常相似，如图1所示，为现有IGBT的结构示意图，包括：集电区102，由形成于硅衬底底部的P型层组成，从所述硅衬底的背面引出集电极；漂移区101，由形成于硅衬底中的N型层组成，所述漂移区101位于所述集电区102上部并和所述集电区102相接触；场氧103用于器件间的隔离；P阱105，形成于硅衬底中并位于所述漂移区101上；发射区106，由形成于所述P阱105上部的N型层组成，所述P阱105将所述发射区106和所述漂移区101隔开；栅极104，覆盖部分所述P阱105，被所述栅极104覆盖的所述P阱105为沟道区，所述沟道区连接所述P阱105两侧的所述漂移区101和所述发射区106；P+连接层107，穿过发射区106并和所述P阱105形成接触。在所述P+连接层107和所述发射区106上形成有金属接触引出发射极和所述P阱105的电极。

IGBT是一种大功率的电力电子器件，耐压要求较高。对于工作电压为600伏以上的非穿通型IGBT，为了保证耐压足够，就要尽量增加N型MOS结构和底部集电极之间衬底的厚度，也就是PNP三极管的基极厚度较厚，即增加漂移区101的厚度。增加漂移区101的厚度虽然能够提高器件的耐压能力，但是同时会使器件的基极电阻较高，通态时焦耳热会较大，工作时通态电压较大。

发明内容

本发明所要解决的技术问题是提供一种绝缘栅双极晶体管，能提高器件的耐压能力，同时还能降低器件导通电阻，增加器件的电流密度，减小器件通态时的电阻和焦耳热，提高器件的关断响应速度。为此，本发明还提供一种绝缘栅双极晶体管的制造方法。

为解决上述技术问题，本发明提供的绝缘栅双极晶体管包括：

集电区，由形成于硅衬底底部的P型层组成，从所述硅衬底的背面引出集电极。

漂移区，由形成于所述硅衬底中的第一N型层组成，所述第一N型层位于所述集电区上部并和所述集电区相接触。

多个P型柱，由填充于第一沟槽中的P型外延层组成，所述P型柱的底部进入所述第一N型层中、并且所述P型柱的底部和所述集电区相隔有一段距离。

每两个相邻的所述P型柱之间组成绝缘栅双极晶体管的一个单元结构，所述单元结构包括：

P阱，所述P阱形成于所述漂移区上，所述P阱的深度小于所述P型柱的深度；发射区，由形成于所述P阱上部的第二N型层组成，所述P阱将所述发射区和所述漂移区隔开；栅极，覆盖部分所述P阱，被所述栅极覆盖的所述P阱为沟道区，所述沟道区连接所述P阱两侧的所述漂移区和所述发射区。

进一步的改进是，所述漂移区的厚度小于50微米。

进一步的改进是，所述P型柱的宽度为0.5微米以上、深度为5微米以上。

进一步的改进是，所述P型柱的掺杂杂质为硼，掺杂浓度为1E15cm^-3以上。

进一步的改进是，所述栅极由填充于第二沟槽中的N型多晶硅组成，所述栅极的深度大于所述P阱的深度、且小于所述P型柱的深度，所述栅极的侧面覆盖所述P阱。

为解决上述技术问题，本发明提供的绝缘栅双极晶体管的制造方法包括如下步骤：

步骤一、在硅衬底中形成第一N型层，所述第一N型层位于所述硅衬底的表面到底部的整个区域中。

步骤二、采用光刻刻蚀工艺在所述硅衬底中形成第一沟槽，所述第一沟槽的底部要和后续形成的集电区保持一段距离，所述第一沟槽包括多个。

步骤三、在所述硅衬底的正面生长P型外延层，所述P型外延层要求完全填充所述第一沟槽。

步骤四、对所述P型外延层进行研磨并将所述硅衬底表面的所述P型外延层都去除，由填充于所述第一沟槽中的所述P型外延层组成所述P型柱，每两个相邻的所述P型柱之间组成绝缘栅双极晶体管的一个单元结构。

步骤五、采用光刻刻蚀工艺形成第二沟槽，所述栅极的深度小于所述P型柱的深度。