[发明专利]一种IDMA总线桥装置

权利要求书

1.一种IDMA总线桥装置，其用以实现支持非IDMA接口的至少一个主设备对支持IDMA接口的从设备执行读写操作，所述IDMA总线桥装置包括：

至少一个非IDMA接口控制器，分别连接其中一个主设备的非IDMA接口，且用以接收对应主设备通过各自的非IDMA接口所输出的数据或通过各自的非IDMA接口传送予对应的主设备的数据；以及

总线仲裁器，分别连接所述非IDMA接口控制器，且用以选定其中一个非IDMA接口控制器运作；

其特征在于，所述IDMA总线桥装置进一步包括：

IDMA信号发生器，分别连接所述总线仲裁器以及IDMA接口，且具有供所述主设备通过非IDMA接口控制器访问的控制/状态寄存器、地址寄存器、读数据寄存器以及写数据寄存器，所述控制/状态寄存器中定义了读/写请求位、IDMA信号发生器的状态位以及从设备应答位，且所述状态位表征所述IDMA信号发生器在执行过程中的当前状态，所述IDMA信号发生器在每种状态下，均会产生相应的动作，该状态与其转移条件以及IDMA信号发生器在每个状态下的动作的对应关系如下表所示，

其中，当主设备按照上表中的状态转移顺序对所述IDMA信号发生器的控制/状态寄存器、地址寄存器、读数据寄存器以及写数据寄存器进行访问时，在执行读操作过程中，所述IDMA信号发生器将依次经过地址已更新状态、地址已锁存状态、从设备已应答状态与读请求状态，并发出一个完整的IDMA读操作周期所需的IDMA信号，而在执行写操作过程中，则依次经过地址已更新状态、地址已锁存状态、从设备已应答状态、写请求状态与写状态，并发出一个完整的IDMA写操作周期所需的IDMA信号。

2.根据权利要求1所述的IDMA总线桥装置，其特征在于：所述非IDMA接口为SPI接口或UART接口，所述非IDMA控制器对应为SPI接口控制器或UART接口控制器。

3.根据权利要求1所述的IDMA总线桥装置，其特征在于：所述控制/状态寄存器的最低位[0]为读/写请求位，位[3:1]为IDMA信号发生器的状态位，位[4]为从设备应答位。

4.根据权利要求3所述的IDMA总线桥装置，其特征在于：所述IDMA接口转换器的状态位的属性为只读，不可写。

5.根据权利要求3所述的IDMA总线桥装置，其特征在于：所述从设备应答位的值为0x0或0x1，值为0x0表示从设备不应答，值为0x1表示从设备已应答。

6.根据权利要求1所述的IDMA总线桥装置，其特征在于：所述主设备按表中的状态转移顺序对所述IDMA信号发生器的控制/状态寄存器、地址寄存器、读数据寄存器以及写数据寄存器进行访问时，在执行读操作过程中，主设备按如下顺序(c)操作：(1c)向地址寄存器中写入期望请求的地址，(2c)向控制/状态寄存器中写入读请求位，(3c)从读数据寄存器中读取数据；在执行写操作过程中，主设备按照如下顺序(d)操作：(1d)向地址寄存器中写入期望请求的地址，(2d)向控制/状态寄存器中写入写请求位，(3d)向写数据寄存器中写入期望写入的数据。

7.根据权利要求6所述的IDMA总线桥装置，其特征在于：在所述顺序(c)的操作步骤(1c)、(2c)、(3c)之间插入空闲等待操作是允许的，但为非必要的操作。

8.根据权利要求6所述的IDMA总线桥装置，其特征在于：在所述顺序(d)的操作步骤(1d)、(2d)、(3d)之间插入空闲等待操作是允许的，但为非必要的操作。

9.根据权利要求6所述的IDMA总线桥装置，其特征在于：所述顺序(c)是读操作的最精简顺序，在步骤(1c)之前和步骤(3c)之后插入无关操作是允许的，但为非必要的操作；根据需要在步骤(1c)和(3c)之间插入非空闲等待操作，是不允许的。

10.根据权利要求6所述的IDMA总线桥装置，其特征在于：所述顺序(d)是写操作的最精简顺序，在步骤(1d)之前和步骤(3d)之后插入无关操作是允许的，但为非必要的操作；根据需要在步骤(1d)和(3d)之间插入非空闲等待操作，是不允许的。