[发明专利]半导体器件及其驱动方法

说明书

技术领域

所公开的本发明涉及使用半导体元件的半导体器件及其驱动方法。

背景技术

使用半导体元件的存储器装置广义地分为两类：在未加电时丢失已存储数据的易失性装置以及甚至在未加电时也保持已存储数据的非易失性装置。

易失性存储器装置的一个典型示例是动态随机存取存储器(DRAM)。DRAM按照如下方式来存储数据：选择存储器元件中包含的晶体管，并且电荷在电容器中积聚。

由于上述原理，当读出DRAM中的数据时，电容器中的电荷丢失；因此，另一个写操作在每次读出数据时是必需的。此外，由于当晶体管处于截止状态时，泄漏电流(截止态电流)在存储器元件中包含的晶体管的源极与漏极之间流动，所以即使没有选择晶体管，电荷也流入或流出，这使数据保持期较短。为此，在预定间隔需要另一个写操作(刷新操作)，并且难以充分降低功率消耗。此外，由于已存储数据在电力供应停止时丢失，所以需要利用磁性材料或光学材料的另一种存储器装置，以便将数据保持长时间。

易失性存储器装置的另一个示例是静态随机存取存储器(SRAM)。SRAM通过使用诸如触发器之类的电路来保持已存储数据，并且因而无需刷新操作，这是优于DRAM的优点。但是，因为使用诸如触发器之类的电路，所以每存储容量的成本增加。此外，如同DRAM中那样，SRAM中的已存储数据在电力供应停止时丢失。

非易失性存储器装置的一个典型示例是闪速存储器。闪速存储器包括晶体管中的栅电极与沟道形成区之间的浮栅（floating gate），并且通过将电荷保持在浮栅中来存储数据。因此，闪速存储器的优点在于，数据保持期间极长(半永久)，并且不需要在易失性存储器装置中是必需的刷新操作(例如参见专利文献1)。

但是，在闪速存储器中存在的问题在于，存储器元件在预定数量的写操作之后不起作用，因为包含在存储器元件中的栅绝缘层因写操作中生成的隧道电流而退化。为了降低这个问题的影响，例如，能够采用一种在存储器元件之间均衡写操作的数量的方法，但是需要复杂的外围电路以采用这种方法。此外，甚至当采用这种方法时，也没有解决有关使用寿命的基本问题。换言之，闪速存储器不适合频繁改写数据的应用。

另外，高电压对于将电荷保持在浮栅中或者去除电荷是必需的，并且要求用于这个方面的电路。此外，需要较长时间来注入或去除电荷，并且不容易提高写入和擦除数据的速度。

[参考文献]

专利文献1：日本已公开专利申请No. S57-105889。

发明内容

鉴于上述问题，所公开的本发明的一个实施例的目的是提供一种具有新结构的半导体器件，其中甚至在没有提供电力时也能够保持已存储数据，并且写入次数不受限制。

在所公开的本发明中，半导体器件使用允许晶体管的截止态电流的充分降低的材料来形成；例如，使用作为宽能隙半导体的氧化物半导体材料。当使用允许晶体管的截止态电流的充分降低的半导体材料时，半导体器件能够将数据保持长时间。

此外，所公开的本发明的一个实施例是一种半导体器件，该半导体器件使用宽能隙半导体来形成，并且包括有选择地向源线施加与位线的电位相等或不同的电位的电位变化电路。因此，半导体器件的功率消耗能够充分降低。

具体来说，能够采用以下给出的结构的示例。

本发明的一个实施例是一种半导体器件，其中包括位线、源线、电位变化电路和存储器单元。存储器单元包括：第一晶体管，其中包括第一栅电极、第一源电极、第一漏电极和第一沟道形成区；第二晶体管，其中包括第二栅电极、第二源电极、第二漏电极和第二沟道形成区；以及电容器。第一沟道形成区包括与第二沟道形成区中的半导体材料不同的半导体材料。第一栅电极、第二漏电极(或第二源电极)以及电容器的电极之一相互连接，以便形成保持电荷的结点。源线、电位变化电路的端子之一以及第一源电极(或第一漏电极)相互电连接。位线、第二源电极(或第二漏电极)以及第一漏电极(或第一源电极)相互电连接。电位变化电路有选择地向源线施加电位，该电位与位线的电位相等或不同。