[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件以及制造该半导体器件的方法。更具体地，本发明涉及一种能在抑制穿通发生的同时降低导通电阻的半导体器件以及制造该半导体器件的方法。

背景技术

为了使半导体器件具有高击穿电压、低损耗、能在高温环境下使用等等，近年来不断发展利用碳化硅作为形成半导体器件的材料。碳化硅是一种宽带隙半导体，其带隙大于常规广泛用作形成半导体器件的材料的硅的带隙。使用碳化硅作为形成半导体器件的材料能使半导体器件具有高击穿电压、低导通电阻等。而且，基于碳化硅材料的半导体器件的优势在于当在高温下使用时，与基于碳化物材料的半导体器件相比，其性质劣化更小。

对于根据用于导通和截止电流的预定阈值电压来控制沟道区中反型层的形成的半导体器件，诸如MOSFET（金属氧化物半导体场效应晶体管）和IGBT（绝缘栅双极晶体管），在采用碳化硅作为材料的半导体器件中，采取各种方法降低导通电阻同时抑制沟道区中的电阻（例如，参考日本专利特开No.2007-80971（PTL 1）和日本专利特开No.2002-261095（PTL 2））。

引用列表

专利文献

PTL 1:日本专利特开No.2007-80971

PTL 2:日本专利特开No.2002-261095

发明内容

技术问题

在采用碳化硅作为材料并具有上述形成的反型层的半导体器件中，存在问题是沟道迁移率随着其中形成有反型层的主体区的杂质浓度的增大而降低。因此，抑制主体区的杂质浓度而使其低于预定值，例如约小于或等于2×10¹⁶cm^-3。但是沟道长度不能小于预定值，例如不能小于0.6μm，以便避免出现主体区的完全耗尽态（穿通）。因此，通过降低沟道长度来降低导通电阻是受限的。换言之，通过常规技术难于在抑制穿通出现的同时降低导通电阻。

本发明的一个目的是提供一种能在抑制穿通发生的同时具有降低的导通电阻的半导体器件以及制造该半导体器件的方法。

问题的解决方案

根据本发明的半导体器件包括碳化硅制成的衬底、碳化硅制成并形成在衬底上的外延生长层、绝缘体制成并布置为接触外延生长层的栅绝缘膜以及布置为接触栅绝缘膜的栅电极。外延生长层包括主体区，其中通过对栅电极施加电压而在接触栅绝缘膜的区域形成反型层。主体区包括布置在形成有反型层的区域并包含低浓度杂质的低浓度区，以及在反型层中的载流子移动方向上与低浓度区相邻的高浓度区，高浓度区布置在形成有反型层的区域且包含浓度高于低浓度区的杂质。

因为在本发明的半导体器件中包含低浓度杂质的低浓度区布置在主体区中要形成反型层的区域中，因此能抑制沟道迁移率的降低。而且，包含浓度高于低浓度区的浓度的杂质的高浓度区布置为在要形成反型层的区域中与低浓度区相邻。因此，可减少主体区中要形成反型层的区域中的耗尽层的扩展。因此，即使缩短沟道长度也能有效抑制穿通。换言之，本发明的半导体器件在要形成反型层的区域中布置低浓度区和高浓度区的组合，而低浓度区能确保高沟道迁移率，而高浓度区可抑制穿通。因此，即使在缩短沟道长度的情况下也能在抑制穿通时确保高迁移率。因此，本发明的半导体器件在抑制穿通发生的同时具有降低的导通电阻。

低浓度区的杂质浓度优选被抑制到能确保足够高的沟道迁移率的水平。具体而言，低浓度区的杂质浓度优选小于或等于2×10¹⁶cm^-3。

在上述半导体器件中，高浓度区可布置在载流子迁移方向上的低浓度区的下游。因此，可通过布置高浓度区改善抑制穿通的效果。

在上述半导体器件中，沟道长度可小于或等于0.5μm。本发明的半导体器件适于具有这种短沟道长度的半导体器件。

在上述半导体器件中，高浓度区的杂质浓度可大于或等于1×10¹⁷cm^-3并小于或等于1×10¹⁸cm^-3。如果杂质浓度小于1×10¹⁷cm^-3，则抑制穿通的效果不足。如果杂质浓度大于1×10¹⁸cm^-3，则载流子迁移率的降低太大。考虑到逆向影响载流子迁移率和抑制穿通之间的平衡，高浓度区的杂质浓度优选大于或等于1×10¹⁷cm^-3，并小于或等于1×10¹⁸cm^-3。