[发明专利]电力用半导体装置

说明书

本申请要求2011年3月23日提交的日本专利申请2011-064669号的优先权，在此通过引用而将该申请的全部内容结合到本申请中。

技术领域

本发明的实施方式涉及电力用半导体装置。

背景技术

一般地，在纵型功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)中，导通阻抗很大程度上依赖于漂移层的电阻。在为了降低漂移层的电阻而提高杂质浓度时，基底层和漂移层之间的p-n接合界面的耐压降低，所以在导通阻抗的减少与耐压上存在折中的关系。为了改善该折中的关系，使用在漂移层中重复配置有n型半导体层和p型半导体层的超结结构。在超结结构中，p型半导体层的p型杂质量和n型半导体层的n型杂质量形成为相等。由此，即使p型以及n型杂质浓度高，漂移层也被完全耗尽，所以能维持高耐压。另外，为了减少导通阻抗，使用将超结结构中的p型半导体层形成为柱状、并在其上部形成岛状的p型基底层的结构。在该结构中，因为以跨过岛状的p型基底层之间的方式将栅电极形成为格子状、偏移格子状或者蜂巢状，所以沟道密度上升，从而实现低导通阻抗。但是，因为p型基底层和n型源电极经由栅电极的开口部而电连接，所以随着精细化的推进，p型基底层与源电极之间的接触不良的影响变大。其结果是，雪崩击穿时的空穴向源电极的排出被抑制，雪崩耐量降低。

发明内容

本发明的实施方式提供一种低导通阻抗且雪崩耐量高的半导体装置。

实施方式的半导体装置具备：第1导电型的第1半导体层，具有第1主面；第1导电型的第2半导体层；多个柱状的第2导电型的第3半导体层；多个岛状的第2导电型的第4半导体层；多个第1导电型的第5半导体层；多个第2导电型的第6半导体层；栅电极；层间绝缘膜；第1电极以及第2电极。所述第2半导体层设置在所述第1半导体层的第1主面上，且比所述第1半导体层的第1导电型的杂质浓度低。多个所述第3半导体层相互分离，且在所述第2半导体层中从所述第2半导体层的与所述第1半导体层相反侧的表面向所述第1半导体层延伸。多个所述第4半导体层设置于多个所述第3半导体层的各自的上端，且具有比所述第3半导体层的第2导电型杂质浓度高的第2导电型杂质浓度。所述第5半导体层选择性地设置于所述第4半导体层的表面的各个上，且具有比所述第2半导体层的所述第1导电型杂质浓度高的杂质浓度。所述第6半导体层将多个所述第4半导体层中、相邻的两个第4半导体层相互电连接，且具有比所述第4半导体层的所述第2导电型杂质浓度低的第2导电型杂质浓度。所述栅电极隔着栅极绝缘膜设置在所述第2半导体层、多个所述第6半导体层、多个所述第4半导体层以及多个所述第5半导体层之上，在多个所述第4半导体层以及多个所述第5半导体层之上具有多个开口部。所述层间绝缘膜从上方覆盖所述栅电极。所述第1电极与所述第1半导体层的和第1主面相反侧的第2主面电连接。所述第2电极通过所述层间绝缘膜与所述栅电极绝缘，并经由所述栅电极的所述开口部与多个所述第4半导体层以及多个所述第5半导体层电连接。

根据本发明的实施方式，能够提供低导通阻抗且雪崩耐量高的半导体装置。

附图说明

图1是第1实施方式的电力用半导体装置的要部立体图。

图2是第1实施方式的电力用半导体装置的、(a)通过图1的立体图的A-A的水平面的要部平面图、(b)通过图1的立体图的B-B的水平面的要部平面图。

图3是第1实施方式的电力用半导体装置的从上方观察图1的立体图看到的要部俯视图。

图4是说明第1实施方式的电力用半导体装置的动作的要部立体图。

图5是第1实施方式的变形例1的电力用半导体装置的、(a)与通过图1的立体图的A-A的水平面对应的水平面中的要部平面图、(b)与从上方观察图1的立体图的情况对应的要部俯视图。

图6是第1实施方式的变形例2的电力用半导体装置的、(a)与通过图1的立体图的A-A的水平面对应的水平面中的要部平面图、(b)与从上方观察图1的立体图的情况对应的要部俯视图。

图7是第2实施方式的电力用半导体装置的要部立体图。

图8是第2实施方式的电力用半导体装置的、(a)通过图7的立体图的D-D的水平面的要部平面图、(b)通过图7的立体图的E-E的水平面的要部平面图。

图9是从上方观察第2实施方式的电力用半导体装置的图7的立体图所看到的要部俯视图。