[发明专利]准垂直功率MOSFET及其形成方法

说明书

技术领域

本发明总体涉及半导体领域，更具体地，涉及准垂直功率MOSFET及其形成方法。

背景技术

横向扩散的金属氧化物半导体(LDMOS)器件由于其击穿电压BVdss和导通电阻Ron的良好性能而被广泛用于电源管理应用中。传统的LDMOS可以包括阱区和阱区上方的栅叠层，该栅叠层包括栅极介电层和栅电极。体区和双扩散漏极(DDD)区延伸到栅叠层下方，并且该体区和双扩散漏极通过位于栅叠层正下方的阱区的一部分隔离开。将源极拾取区和漏极拾取区设置在栅叠层的相对的两侧上，并且分别形成在体区和DDD区上方。

通过栅叠层、体区、DDD区等的横向尺寸来确定LDMOS的单元间隙。为了获得期望的击穿电压BVdss，LDMOS的单元间隙通常不能小于特定值，因此，损失了导通电阻Ron。因此，对LDMOS的栅极密度的规模进行缩小收到了限制。

发明内容

为解决上述问题，本发明提供了一种器件，包括：金属氧化物半导体场效应晶体管MOSFET包括：半导体衬底，包括顶面；体区，具有第一导电类型，位于半导体衬底中；双扩散漏极DDD区，具有顶面，顶面低于体区的底面，其中，DDD区为第二导电类型，第二导电类型与第一导电类型相反；栅极氧化物；以及栅电极，通过栅极氧化物与体区间隔开，其中，栅极氧化物的一部分和栅电极的一部分位于体区的顶面的下方。

其中，栅极氧化物的底端低于体区的底面。

其中，DDD区的顶面低于栅电极的底端。

其中，栅电极包括上部和位于上部下方的下部，其中，上部与体区的最近部分横向间隔开第一间距，第一间距等于栅电极的厚度，并且其中，下部与半导体衬底的最近部分横向间隔开第二间距，第二间距大于第一间距。

该器件进一步包括：深导电塞，深导电塞从与栅电极的顶端齐平的水平面向下延伸到DDD区。

其中，栅电极包括两部分，位于与深导电塞的一部分相同的水平面处，并且其中，两部分位于深导电塞的相对的两侧。

该器件进一步包括：第二导电类型的源极拾取区；以及第一导电类型的体拾取区，其中，源极拾取区和体拾取区基本上从半导体衬底的顶面延伸到半导体衬底中。

此外，还提供了一种器件，包括：金属氧化物半导体场效应晶体管MOSFET，包括：沟道，从半导体衬底的顶面延伸到半导体衬底中；栅电极，从半导体衬底的顶面向下延伸，其中，栅电极位于沟道中；体区，位于半导体衬底中，其中，体区为第一导电类型；栅极氧化物，位于体区和栅电极的上部之间，其中，栅极氧化物被垂直地设置在与半导体衬底的顶面垂直的方向上；以及双扩散漏极DDD区，为第二导电类型，第二导电类型与第一导电类型相反，其中，DDD区低于体区。

其中，栅极氧化物具有第一厚度，并且其中，栅电极进一步包括：下部，低于上部，并且其中，下部通过电介质区与半导体衬底的最近部分隔离开，电介质区具有第二厚度，第二厚度大于第一厚度。

其中，栅电极的整个下部低于整个体区。

该器件进一步包括：深导电塞，从沟道的顶端向下延伸到DDD区。

其中，栅电极包括两部分，位于与深导电塞的一部分相同的水平面处，并且其中，两部分位于深导电塞的相对两侧。

该器件进一步包括：第二导电类型的漏极拾取区，位于DDD区中，其中，漏极拾取区位于深导电塞的正下方并与深导电塞电连接。

此外，还提供了一种方法，包括：形成沟道，沟道从半导体衬底的顶面延伸到半导体衬底中；将第一导电类型的双扩散漏极DDD区形成在半导体衬底中和沟道下方；将第一氧化物区形成在沟道中，其中，第一氧化物区包括：位于沟道的底部处的底部部分和位于沟道的侧壁处的侧壁部，并且其中，侧壁部的顶端低于半导体衬底的顶面；形成栅极氧化物，栅极氧化物从半导体衬底的顶面向下延伸到第一氧化物区的侧壁部的顶端；将栅电极形成在栅极氧化物的侧壁上和第一氧化物区的侧壁部的侧壁上；以及形成体区，体区邻近半导体衬底的顶面，其中，体区为第二导电类型，第二导电类型与第一导电类型相反。

该方法进一步包括：在形成栅电极的步骤以后，在沟道的剩余部分中填充第二氧化物区；蚀刻第二氧化物区，从而形成开口，其中，通过开口暴露DDD区的顶面；通过开口注入DDD区，从而形成漏极拾取区；以及在开口中填充深导电塞。

该方法进一步包括：将接触塞形成在半导体衬底的顶面上方，其中，接触塞与深导电塞电连接。