[发明专利]高介电常数金属栅极制造方法有效
| 申请号： | 201210087289.6 | 申请日： | 2012-03-29 |
| 公开（公告）号： | CN103367133A | 公开（公告）日： | 2013-10-23 |
| 发明（设计）人： | 李凤莲;倪景华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/283 | 分类号： | H01L21/283 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 牛峥;王丽琴 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 介电常数 金属 栅极 制造 方法 | ||
1.一种高介电常数金属栅极制造方法，包括：
提供衬底，在所述衬底上依次形成界面层、高介电常数栅介质层、多晶硅层以及硬掩膜层；
在所述硬掩膜层上形成图形化的光刻胶，利用图形化的光刻胶对所述硬掩膜层进行刻蚀，并去除所述图形化的光刻胶；
刻蚀掉未被所述硬掩膜层覆盖的多晶硅层，并露出所述高介电常数栅介质层；
在前一步骤所形成的结构表面上沉积刻蚀阻挡层；
依次去除覆盖于高介电常数栅介质层上的刻蚀阻挡层，以及之后所露出的高介电常数栅介质层和界面层，直到露出所述衬底；
在所露出的衬底上沉积介质层；
依次去除剩余的硬掩膜层和多晶硅层，并在露出的高介电常数栅介质层上沉积金属栅极，以形成高介电常数金属栅极。
2.根据权利要求1所述的高介电常数金属栅极制造方法，其特征在于：所述硬掩膜层材料为氮化硅。
3.根据权利要求1所述的高介电常数金属栅极制造方法，其特征在于：所述刻蚀阻挡层材料为氮化硅。
4.根据权利要求1所述的高介电常数金属栅极制造方法，其特征在于：所述刻蚀阻挡层采用原子层沉积方法形成。
5.根据权利要求1所述的高介电常数金属栅极制造方法，其特征在于：所述刻蚀阻挡层厚度为5～20埃。
6.根据权利要求1所述的高介电常数金属栅极制造方法，其特征在于：去除覆盖于高介电常数栅介质层上的刻蚀阻挡层采用干法刻蚀的方法进行。
7.根据权利要求1所述的高介电常数金属栅极制造方法，其特征在于：所述高介电常数栅介质层材料为氧化铪、氮氧化铪或者氮氧硅化铪。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210087289.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
