[发明专利]高介电常数金属栅极制造方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种高介电常数金属栅极的制造方法。

背景技术

随着临界尺寸的减小，利用高介电常数金属栅极(HKMG)结构取代传统多晶硅栅极结构已经被认可为主要和唯一解决由于变薄的栅极氧化物导致的栅极漏电流、多晶硅损耗以及硼渗透等问题的手段。

但在HKMG的制造工艺中，也面临着新问题。比如，实际制造过程中，先要在衬底之上沉积界面层和高介电常数栅介质层，之后在界面层和高介电常数栅介质层上先形成伪多晶硅栅极，然后再将伪多晶硅栅极去掉，在去掉伪多晶硅栅极之后的地方形成金属栅极。这样，所形成的金属栅极的宽度不会小于其下部的界面层和高介电常数栅介质层的宽度，从而造成金属栅极和衬底之间的漏电流的产生，而影响器件本身的性能。具体可参见图1至图3所示。

如图1所示，现有的一种制造高介电常数金属栅极制造过程中，首先在衬底1上依次形成界面层2、高介电常数栅介质层3、多晶硅层4以及硬掩膜层5，之后在硬掩膜层5上涂覆光刻胶6并进行图形化。随后，如图2所示，利用图形化的光刻胶6对硬掩膜层5进行刻蚀以去除，并进一步对未被硬掩膜层5所覆盖部分的多晶硅层4、高介电常数栅介质层3和界面层2进行刻蚀，直到露出衬底1。最后如图3所示，在衬底1上沉积介质层7，并刻蚀掉硬掩膜层5以及多晶硅层4(伪多晶硅栅极)，去除多晶硅层4之后，在高介电常数栅介质层3上沉积形成金属栅极8。

参见图1至图3，现有的上述高介电常数金属栅极制造方法中，当对伪多晶硅栅极(保留下来的多晶硅层4)进行刻蚀去除时，处于伪多晶硅栅极两侧的介质层7紧靠伪多晶硅栅极的部分也会同时被少量刻蚀，当刻蚀掉伪多晶硅栅极之后所形成的凹槽，其宽度便会大于伪多晶硅栅极的宽度，又由于伪多晶硅栅极是覆盖于高介电常数栅介质层3和界面层2之上的，因而刻蚀掉伪多晶硅栅极之后所形成的凹槽的宽度便也会大于凹槽底部的高介电常数栅介质层3和界面层2的宽度，这样在形成金属栅极8后，其宽度也会大于其下部覆盖的高介电常数栅介质层3和界面层2。由于金属栅极8的宽度大于高介电常数栅介质层3和界面层2的宽度，在高介电常数栅介质层3和界面层2的两侧，由于没有高介电常数栅介质层3的阻挡，金属栅极8和衬底1之间便易于形成如图3中箭头所示的漏电流，而影响器件本身的性能。

发明内容

有鉴于此，本发明提供一种新的高介电常数金属栅极的制造方法，使得所形成的金属栅极尺寸小于其下方的高介电常数栅介质层和界面层的尺寸，进而减小金属栅极和衬底之间的漏电流，增强半导体器件性能。

本发明的技术方案是这样实现的：

一种高介电常数金属栅极制造方法，包括：

提供衬底，在所述衬底上依次形成界面层、高介电常数栅介质层、多晶硅层以及硬掩膜层；

在所述硬掩膜层上形成图形化的光刻胶，利用图形化的光刻胶对所述硬掩膜层进行刻蚀，并去除所述图形化的光刻胶；

刻蚀掉未被所述硬掩膜层覆盖的多晶硅层，并露出所述高介电常数栅介质层；

在前一步骤所形成的结构表面上沉积刻蚀阻挡层；

依次去除覆盖于高介电常数栅介质层上的刻蚀阻挡层，以及之后所露出的高介电常数栅介质层和界面层，直到露出所述衬底；

在所露出的衬底上沉积介质层；

依次去除剩余的硬掩膜层和多晶硅层，并在露出的高介电常数栅介质层上沉积金属栅极，以形成高介电常数金属栅极。

进一步，所述硬掩膜层材料为氮化硅。

进一步，所述刻蚀阻挡层材料为氮化硅。

进一步，所述刻蚀阻挡层采用原子层沉积方法形成。

进一步，所述刻蚀阻挡层厚度为5～20埃。

进一步，去除覆盖于高介电常数栅介质层上的刻蚀阻挡层采用干法刻蚀的方法进行。

进一步，所述高介电常数栅介质层材料为氧化铪、氮氧化铪或者氮氧硅化铪。