[发明专利]具有控制电极的穿硅通孔与其制作方法

说明书

技术领域

本发明涉及了一种穿硅通孔与其制作方法，特别来说，是涉及了一种具有控制电极的穿硅通孔与其制作方法。

背景技术

在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线，接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。

为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体组件，相关厂商开发出许多半导体芯片的堆叠技术，包括了覆晶封装(Flip-Chip)技术、多芯片封装(Multi-chip Package，MCP)技术、封装堆迭(Package on Package，PoP)技术、封装内藏封装体(Package in Package，PiP)技术等，都可以通过芯片或封装体间彼此的堆叠来增加单位体积内半导体组件的集成度。近年来又发展一种称为穿硅通孔(Through silicon via，TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。

请参考图1与图2，所示为现有技术中多个芯片堆叠的示意图。如图1所示，在现有的存储器技艺中，常使用多个相同的芯片堆叠来达成积集化的功效。图1的芯片100与芯片102大体上具有相同的结构，举例来说，芯片100具有穿硅通孔104而芯片102具有穿硅通孔106。通过穿硅通孔104与106，可以上下电性连接芯片100与芯片102，以达到立体化堆叠的效果。然而，由于芯片100与芯片102具有相同的结构，因此无形中也会限制了电路设计的弹性。为了改善前述的问题，现有技术中使用了另外一种堆叠结构。如图2所示，芯片200与芯片202根据堆迭结构以及电路设计的不同，可以具有不同的结构。这样的设计虽然有助于电路的设计，但是却也增加了每个芯片制作工艺的复杂度。

因此，还需要一种设计良好的芯片结构，可以简化整体电路堆叠设计，也可以具有更加的电路设计弹性。

发明内容

本发明于是提供一种具有控制电路的导电电极，以解决上述问题。

根据本发明的一个实施方式，本发明是提供了一种具有控制电路的穿硅通孔，其特征在于包含一基底，一导电电极，一垂直晶体管以及一导电层。其中导电电极其贯穿所述基底。垂直晶体管包含一源极、一通道以及一漏极设置于所述导电电极上，通道设置于所述源极与所述漏极之间；一栅极设置于所述基底中；以及一栅极介电层设置于所述通道与所述栅极之间。导电层，设置于所述垂直晶体管的所述漏极上。

根据本发明另一实施方式，本发明是提供了一种形成具有控制电路的穿硅通孔的方法。首先提供一基底，接着在基底上形成导电电极以及绝缘层，其中绝缘层包围导电电极。然后移除部份的导电电极以形成一凹槽。接着在凹槽中形成一多晶硅层以及一导电层，最后进行一离子注入工艺以在多晶硅层的中间部位以及相邻于多晶硅层的所述中间部位的所述基底中形成一掺杂区。

附图说明

图1与图2，所示为现有技术中多个芯片堆叠的示意图。

图3至图9，所示为本发明具有控制电路的穿硅通孔的制作方法的步骤示意图。

图10，所示为本发明具有控制电路的穿硅通孔的芯片堆叠后的示意图。

其中，附图标记说明如下：

100    芯片        316     掺杂多晶硅层

102    芯片        316a    上部掺杂多晶硅层

104    穿硅通孔    316b    中部掺杂多晶硅层

106    穿硅通孔    316c    下部掺杂多晶硅层

200    芯片        318     导电层

202    芯片        320     掺杂区