[发明专利]沟道型碳化硅肖特基二极管及其制作方法

说明书

技术领域

本发明涉及微电子器件及其制造领域，更具体而言，本发明涉及一种沟道型碳化硅肖特基二极管及其制作方法。

背景技术

碳化硅(SiC)肖特基二极管是一种高压电力半导体器件。虽然碳化硅带隙宽，能够制造高压(＞600V)肖特基器件，但是由于肖特基金属层11和碳化硅界面存在缺陷，导致器件漏电流增加。因此，现有技术中此类器件都采用JBS结构设计：在器件表面嵌入P型阱，器件在承受反向电压时，形成耗尽层夹断肖特基金属层接触的碳化硅外延层区域，将最大电场强度所在的肖特基接触的位置移到外延层PN节耗尽区，从而降低了器件的漏电流。然而由于碳化硅P型掺杂工艺复杂，通常需要高温离子注入和超高温退火(～1600℃)。特别是由于P型掺杂元素(如铝和硼)在碳化硅材料中扩散系数非常低，即使在超高温下可以在注入的位置被激活但几乎不扩散。所以不能简单采用常规硅器件P型区域的形成工艺，通过一次离子注入和高温扩散形成一个P型掺杂区，而是需要采用不同的能量将掺杂离子注入到不同的深度，通过注入离子分布的叠加形成一个框型区域，然后在超高温下激活框型区内的注入离子。为了形成结深1微米的PN结，通常需要注入能量在600KeV到1M KeV的高能注入机，而一般半导体生产厂商很难具有如此巨型的高能离子注入设备。

沟道型肖特基器件结构曾经被研究以替代复杂的离子注入工艺。在碳化硅表面通过光刻方法刻出沟道，并通过高温氧化或其它半导体沉积工艺在沟道壁生长氧化硅膜形成MOS(金属-氧化物-半导体)结构。阴极肖特基金属层与沟道等连接形成等电势力。在反向承压时，MOS结构形成耗尽区，将最大场强区从肖特基表面转移到沟道里金属和氧化硅膜界面处，从而降低了器件的漏电流，提高器件的击穿电压。

由于氧化硅承受的电场高于碳化硅承受的电场，而氧化硅和碳化硅材料的理论击穿场强接近，器件往往发生破坏型击穿。因此MOS结构的碳化硅肖特基器件并没有得到应用。在反向承受电压时，其场强在氧化硅膜内壁达到最强峰值，由于氧化物与外延层的MOS结构在外延层只形成很薄的耗尽层，所以只承载很少一部分电场，外延层的场强大大低于氧化硅场强，氧化硅的理论击穿场强与碳化硅近似，因此器件首先是绝缘的氧化硅被击穿。不同于半导体材料的雪崩型击穿，绝缘材料的击穿是破坏性的，会导致器件彻底失效。

发明内容

本发明的目的在于，提供一种沟道型碳化硅肖特基二极管，其改进了沟道型肖特基器件的结构，使反向承压时最高场强从沟道金属和氧化硅膜界面处转移到碳化硅外延片中，从而避免破坏性击穿。

本发明提供一种沟道型碳化硅肖特基二极管，包括：

一外延片，具有上、下表面，该外延片的上面向下开有一沟道，该沟道内的底部注入有P型离子，在该沟道的底部形成P+区；

一氧化膜层，制作在外延片沟道的内壁面上，该氧化膜层的厚度为10纳米-10微米；

一多晶硅层，制作在氧化膜层上，并充满外延片的沟道内；

一肖特基金属电极，制作在外延片上，并覆盖该外延片的沟道；

一欧姆接触电极，制作在外延片的下表面。

本发明还提供一种沟道型碳化硅肖特基二极管的制作方法，包括如下步骤：

步骤1：在碳化硅外延片的上表面覆盖一层掩膜层，该氧化膜层的厚度为10纳米-10微米；

步骤2：图形化掩膜层，使掩膜层的中间形成一刻蚀窗口；

步骤3：在刻蚀窗口内向下刻蚀，使掩膜层形成一沟道；

步骤4：在沟道底部注入P型离子，使沟道的底部形成P+区；

步骤5：在沟道的内壁面上，制作一层氧化膜层；

步骤6：在氧化膜层上，制作多晶硅层，该多晶硅层充满沟道；

步骤7：在外延片上，并覆盖沟道，制作肖特基金属电极；

步骤8：在外延片的下表面，制作欧姆接触电极，完成二极管的制作。

附图说明

为了进一步说明本发明的结构、特征及其目的，以下结合附图及具体实施例进行详细说明，其中：

图1a-图1h是本发明的制作流程图；

图2是本发明沟道型碳化硅肖特基二极管结构的反向电场强度分布示意图。

具体实施例

请参阅图1h，本发明提供一种沟道型碳化硅肖特基二极管，包括：