[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，特别是关于一种提升可靠度的半导体封装件及其制法。

背景技术

随着行动装置于电子产业中的蓬勃发展，电子产品也逐渐迈向薄型化的趋势，而半导体封装件的高度包括用以包覆芯片的封装胶体的厚度、基板厚度及锡球高度。为了满足半导体封装件微型化(miniaturization)的封装需求，降低封装基板厚度已成为半导体封装件微型化其中一个重要的发展方向。

早期半导体封装件的制法中，是以具有核心层的封装基板提升整体结构的刚性，以利于后续置晶与封装工艺。然而，因封装基板具有核心层，所以该封装基板的厚度增加，导致整体封装结构的高度增加，而难以符合微小化的需求。

因此，遂发展出无核心层(coreless)的封装基板，以达到微小化的需求。请参阅第7795071号美国专利或如图1A至图1C所示现有半导体封装件1的制法的剖面示意图。

如图1A所示，于一承载件(图略)上形成一无核心层(coreless)的封装基板1a，再移除该承载件。该封装基板1a包含一绝缘保护层14与一埋设于该绝缘保护层14中的线路层13，该线路层13的下表面与该绝缘保护层14的表面齐平，且该绝缘保护层14具有开孔140，以令该线路层13的部分上表面外露于该些开孔140。

如图1B所示，置放至少一芯片17于该绝缘保护层14下侧，且该芯片17借由导电凸块170电性连接该线路层13。

如图1C所示，形成一表面处理层12于该开孔140中的线路层13上。

然而，现有半导体封装件1的制法中，依该封装基板1a的薄型化设计，虽可省去核心层的材料成本及形成开孔140的制作时间，但该封装基板1a的厚度越薄，其刚性越小，所以随着薄化的需求，该封装基板1a已不具有足够的刚性作承载之用，致使于后续置晶或封装工艺时，该封装基板1a容易碎裂，导致产品的良率不佳，而影响产品的可靠度。

此外，当移除承载件后，薄型化的封装基板1a容易发生翘曲，致使该线路层13与绝缘保护层14间发生脱层的问题，因而需将封装基板1a作废，以致材料成本的浪费。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的不足，本发明的主要目的在于提供一种半导体封装件及其制法，以使该封装基板可朝薄型化作设计，且不会发生碎裂或翘曲的情况。

本发明的半导体封装件包括：封装基板，其包含绝缘保护层与埋设于该绝缘保护层中的线路层，该线路层具有相对的第一表面与第二表面，且该线路层包含第一子线路层、第二子线路层与第三子线路层，其中，该线路层的第一表面外露于该绝缘保护层，又该绝缘保护层具有至少一开孔，以令该线路层的部份第二表面外露于该开孔；芯片，其设于该封装基板上，且电性连接该线路层的第一表面；以及封装胶体，其形成于该封装基板上，且包覆该芯片，并外露该开孔。

本发明还提供一种半导体封装件的制法，其包括：形成线路层于第一承载板上，该线路层具有相对的第一表面与第二表面，且该线路层的第一表面与该第一承载板结合；形成绝缘保护层于该第一承载板与该线路层上，且于该绝缘保护层上形成有至少一开孔，以令该线路层的部份第二表面外露于该开孔；结合第二承载板于该绝缘保护层上；移除该第一承载板，以外露该线路层的第一表面与该绝缘保护层；置放芯片于该绝缘保护层上，且电性连接该芯片与线路层的第一表面；形成封装胶体于该绝缘保护层与该线路层的第一表面上，以包覆该芯片；以及移除该第二承载板。

前述的制法中，形成该第一及第二承载板的材质可为玻璃纤维板(FR4)、玻璃或金属。

前述的制法中，该线路层还包括第一子线路层、第二子线路层与第三子线路层。

前述的半导体封装件及其制法中，该线路层的第一表面可齐平于该绝缘保护层的表面。

前述的半导体封装件及其制法中，该绝缘保护层可为防焊层或封装胶材。

另外，前述的半导体封装件及其制法中，依该线路层的材质结构，选择性形成表面处理层或金属层。

例如，该第一子线路层为金或银，该第二子线路层为镍，且该第三子线路层为铜，所以该线路层的第二表面上形成有表面处理层，且该表面处理层的材质为金或银。

或者，该第一子线路层为金，该第二子线路层为镍，且该第三子线路层为钯，所以该线路层的第二表面上形成有金属层，该金属层的材质为铜，且选择性形成表面处理层于该金属层上，且该表面处理层的材质为锡、银、镍、钯、金、焊锡、无铅焊锡或其组合的其中一者。