[发明专利]一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法

权利要求书

1.一种基于自对准工艺的双多晶SOI SiGe HBT集成器件，其特征在于，所述集成器件制备在SOI衬底上。

2.根据权利要求1所述的集成器件，其特征在于，所述集成器件基区为应变SiGe材料。

3.根据权利要求1所述的集成器件，其特征在于，所述集成器件的发射极和基极采用多晶硅接触。

4.根据权利要求1所述的集成器件，其特征在于，所述集成器件的制备过程采用自对准工艺，并为平面结构。

5.一种基于自对准工艺的双多晶SOI SiGe HBT集成器件的制备方法，其特征在于，包括如下步骤：

第一步、选取氧化层厚度为150~400nm，上层Si厚度为100～150nm，N型掺杂浓度为1×10¹⁶～1×10¹⁷cm^-3的SOI衬底片；

第二步、利用化学汽相淀积（CVD）的方法，在600～750℃，在衬底上生长一层厚度为50～100nm的N型Si外延层，作为集电区，该层掺杂浓度为1×10¹⁶～1×10¹⁷cm^-3；

第三步、利用化学汽相淀积（CVD）的方法，在600～800℃，在外延Si层表面淀积一层厚度为300~500nm的SiO₂层，光刻浅槽隔离，在浅槽隔离区域干法刻蚀出深度为270~400nm的浅槽，再利用化学汽相淀积（CVD）方法，600～800℃，在浅槽内填充SiO₂；最后，用化学机械抛光（CMP）方法，去除表面多余的氧化层，形成浅槽隔离；

第四步、利用化学汽相淀积（CVD）的方法，在600～800℃，在外延Si层表面淀积一层厚度为500~700nm的SiO₂层，光刻集电极接触区窗口，对衬底进行磷注入，使集电极接触区掺杂浓度为1×10¹⁹～1×10²⁰cm^-3，形成集电极接触区域，再将衬底在950～1100°C温度下，退火15～120s，进行杂质激活；

第五步、刻蚀掉衬底表面的氧化层，利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积二层材料：第一层为SiO₂层，厚度为20~40nm；第二层为P型Poly-Si层，厚度为200~400nm，掺杂浓度为1×10²⁰～1×10²¹cm^-3；

第六步、光刻Poly-Si，形成外基区，利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积SiO₂层，厚度为200~400nm，利用化学机械抛光（CMP）的方法去除Poly-Si表面的SiO₂；

第七步、利用化学汽相淀积（CVD）方法，在600～800℃，淀积一SiN层，厚度为50~100nm，光刻发射区窗口，刻蚀掉发射区窗口内的SiN层和Poly-Si层；再利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积一SiN层，厚度为10~20nm，干法刻蚀掉发射窗SiN，形成侧墙；

第八步、利用湿法刻蚀，对窗口内SiO₂层进行过腐蚀，形成基区区域，利用化学汽相淀积（CVD）方法，在600～750℃，在基区区域选择性生长SiGe基区，Ge组分为15~25%，掺杂浓度为5×10¹⁸～5×10¹⁹cm^-3，厚度为20~60nm；

第九步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积Poly-Si，厚度为200~400nm，再对衬底进行磷注入，并利用化学机械抛光（CMP）去除发射极接触孔区域以外表面的Poly-Si，形成发射极；

第十步、利用化学汽相淀积（CVD）方法，在600～800℃，在衬底表面淀积SiO₂层，在950～1100°C温度下，退火15～120s，进行杂质激活；光刻发射区、基区和集电区接触孔，形成HBT器件；

第十一步、在衬底表面溅射金属钛（Ti），合金形成硅化物；

第十二步、溅射金属，光刻引线，形成发射极、基极和集电极金属引线，构成基区厚度为20～60nm，集电区厚度为150～250nm的SOI SiGe HBT集成电路。