[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件，尤指一种晶圆级的半导体封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化（miniaturization）的封装需求，发展出晶圆级封装（Wafer Level Packaging,WLP）的技术。

如图1A至图1D，其为现有晶圆级半导体封装件1的制法的剖面示意图。

如图1A所示，形成一热化离型胶层（thermal release tape）11于一承载件10上。

接着，置放多个半导体组件12于该热化离型胶层11上，该些半导体组件12具有相对的主动面12a与非主动面12b，各该主动面12a上均具有多个电极垫120，且各该主动面12a粘着于该热化离型胶层11上。

如图1B所示，以模压（molding）方式形成一封装胶体15于该热化离型胶层11上，以包覆该半导体组件12。

如图1C所示，进行烘烤工艺以硬化该封装胶体15，而同时该热化离型胶层11因受热后会失去粘性，所以可一并移除该热化离型胶层11与该承载件10，以外露该半导体组件12的主动面12a。

如图1D所示，进行线路重布层(Redistribution layer,RDL)工艺，其形成一线路重布结构16于该封装胶体15与该半导体组件12的主动面12a上，令该线路重布结构16电性连接该半导体组件12的电极垫120。

接着，形成一绝缘保护层17于该线路重布结构16上，且该绝缘保护层17外露该线路重布结构16的部分表面，以供结合焊球18。

但是，现有半导体封装件1的制法中，该热化离型胶层11于模压工艺中受热时会膨胀，容易使粘附于该热化离型胶层11上的半导体组件12产生偏移，如图1D’所示（也就是半导体组件12未置于置晶区B上）。因此，当该承载件10的尺寸越大时，各该半导体组件12间的位置公差也随之加大，致使该线路重布结构16与该半导体组件12间的电性连接造成极大影响，因而造成良率过低。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种不足，本发明的主要目的在于提供一种半导体封装件及其制法，可避免该半导体组件产生偏移。

本发明的半导体封装件，其包括：半导体组件，其具有相对的主动面与非主动面及相接该主动面与非主动面的侧面，且该主动面上具有多个电极垫；绝缘层，其形成于该半导体组件的主动面与侧面上，并令该些电极垫外露于该绝缘层，又该绝缘层的材质为二氧化硅或氮化硅；以及线路层，其形成于该绝缘层上且电性连接该些电极垫。

前述的半导体封装件中，该半导体组件的非主动面外露于该绝缘层。

前述的半导体封装件中，该半导体组件的非主动面与该绝缘层的表面为不共平面。

本发明还提供一种半导体封装件的制法，其包括：形成多个结合单元于一承载件上所定义的多个置晶区上，以令各该结合单元对应位于各该置晶区上；设置多个半导体组件于该结合单元上，以令各该半导体组件对应位于各该结合单元上，该半导体组件具有相对的主动面与非主动面及相接该主动面与非主动面的侧面，该主动面上具有多个电极垫，且该非主动面接至该结合单元上；形成绝缘层于该承载件与该些半导体组件的主动面与侧面上，且令该些电极垫外露于该绝缘层；以及形成线路层于该绝缘层上，且该线路层电性连接该些电极垫。

前述的制法中，该结合单元为胶材，且该结合单元以网版印刷、点胶方式或图案化方式形成。

前述的制法中，还包括移除该承载件与该结合单元。

前述的半导体封装件及其制法中，还包括形成线路重布结构于该绝缘层与该线路层上，且该线路重布结构电性连接该线路层。

前述的半导体封装件及其制法中，还包括形成介电层于该绝缘层与该线路层上，且该介电层具有多个外露该线路层的开孔，以于该开孔中形成凸块底下金属层。

前述的半导体封装件及其制法中，形成介电层于该绝缘层与该线路层上，使该介电层埋设该半导体组件、绝缘层与该线路层，该介电层具有相对的第一表面与第二表面，且该介电层的第二表面接触该绝缘层。

另外，依上述，该绝缘层由该半导体组件的主动面沿该半导体组件的侧面延伸至该承载件上，且该线路层具有位于该承载件上的电性连接垫，使该电性连接垫的位置低于该半导体组件的主动面。又该介电层的第一表面上形成有开孔，以令该电性连接垫对应外露于该开孔。