[发明专利]基于高速串行总线的通用DMA结构及预读方法

说明书

技术领域

本发明涉及数据通信领域，具体地，涉及一种用于读取内存数据的基于高速串行总线的通用DMA结构及预读方法。 

背景技术

目前，随着计算机技术的发展，总线也由并行总线发展到高速串行总线。总线的读写带宽已经达到了1GB/s以上，大数据量的读写多依靠DMA来处理，所以DMA工作模式，读写方式会直接影响总线带宽的利用率。 

现有的DMA多为并行总线设计，仅适合于并行总线读写方式。如果应用到高速串行总线，会极大地影响读写效率，无法发挥高速串行总线的高带宽。以总线的读过程为例，总线主端会先发送读请求，从端收到读请求，然后响应请求数据，传输数据直到完成。并行总线的响应速度很快，仅几个时钟，100ns内响应读请求，但是传输数据相对较慢。而高速串行总线，由于总线延时较大，读请求响应很慢，1us以上，但是数据传输比较快。 

发明内容

本发明的目的在于，针对上述问题，提出一种基于高速串行总线的通用DMA结构及预读方法，以实现数据传输快并且响应快的优点。 

为实现上述目的，本发明采用的技术方案是： 

一种基于高速串行总线的通用DMA结构，包括负责DMA数据读写的LIS总线、提供DMA数据发送与接收的StreamLink（为快速数据传输所设计的高速数据总线）接口、DCR寄存器、DMA控制模块以及DCR寄存器访问接口DCR总线；

所述DCR寄存器：负责DMA状态检测，寄存器管理；

所述DMA控制模块：负责DMA控制逻辑。 

根据本发明的优选实施例，所述DMA控制模块包括端口状态机、RX状态机、TX/RX仲裁器和TX状态机； 

所述端口状态机：为DMA的核心控制端；所有的描述符读写控制和数据读写控制都在端口状态机中进行，主要功能是负责完成从TX/RX仲裁器发来的读写请求，

所述RX状态机：控制发起操作请求，包括从内存中读描述符，或通过StreamlLink接口收集数据和写数据到内存，将描述符状态回写到内存；

所述TX状态机：是控制发起操作请求，包括从内存读描述符，从内存读数据发送到StreamlLink发送接口，或者写完成状态和应用程序定义数据回到内存。 

TX/RX仲裁器的主要功能是对RX状态机发起的操作和TX状态机发起的操作进行仲裁，将操作按读操作和写操作分类，并决定接收谁的操作请求。 

根据本发明的优选实施例，所述DCR寄存器包括寄存器文件仲裁器、DCR接口和中断寄存器； 

所述寄存器文件仲裁器：对寄存器中的文件访问次序进行裁决，一次只允许一个状态机访问；

所述中断寄存器：中断控制/状态寄存器

所述DCR接口：上述寄存器文件仲裁器通过DCR接口访问寄存器。 

同时本发明还公开一种DMA结构的数据读方法，所述数据读取分为TX操作和RX操作，所述TX操作和RX操作采用双工并行的方式，其具体步骤如下： 

所述TX操作：主机通过DCR接口设置TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器，设置当前描述符地址和结尾描述符地址；

DMA的TX状态机比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符地址和结尾描述符地址，如上述当前描述符地址和结尾描述符地址不同，所述TX状态机则发送读描述符操作给端口状态机；

上述端口状态机从LIS总线上读取描述符，并读取描述符所对应的数据，然后将上述数据发送到TX_streamlink接口上；

上述TX状态机发出写描述符请求，即由上述端口状态机将寄存器文件更新，上述写描述符状态通过LIS接口回写到所述主机，并对上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符地址进行更新；

所述TX状态机重新比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中当前描述符地址与尾地址是否相同，如果上述两个地址不同，则继续发起TX操作请求，直到两地址相同为止；

所述RX操作：由主机通过DCR接口设置RX_CURBUF_PTR寄存器和RX_TAILDESC_PTR寄存器，设置当前描述符地址和结尾描述符地址；

DMA的RX状态机比较上述RX_CURBUF_PTR寄存器和RX_TAILDESC_PTR寄存器当前描述符地址和结尾描述符地址，如上述两个地址不同，则所述RX状态机发起读描述操作给端口状态机；