[发明专利]射频LDMOS器件及其制造方法

说明书

技术领域

本申请涉及一种半导体器件，特别是涉及一种应用于射频领域的LDMOS器件。

背景技术

射频LDMOS（横向扩散MOS晶体管）器件是应用于射频基站和广播站的常用器件，其追求的性能指标包括高击穿电压、低导通电阻和低寄生电容等。

请参阅图1，这是一种现有的射频LDMOS器件。以n型射频LDMOS器件为例，在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有依次侧面接触的n型重掺杂源区10、p型沟道掺杂区9和n型漂移区6。在漂移区6中具有n型重掺杂漏区11。在沟道掺杂区9和漂移区6之上依次具有栅氧化层7和多晶硅栅极8。在多晶硅栅极8的正上方、以及部分漂移区6的正上方具有氧化硅12。在部分氧化硅12的上方具有栅掩蔽层（G-shield）13。栅掩蔽层13至少要相隔氧化硅12而在部分的漂移区6的上方。下沉结构14从源区10表面向下穿透源区10、外延层2，并抵达到衬底1之中。

这种现有的射频LDMOS器件中，所述栅掩蔽层13是金属或n型重掺杂多晶硅，其RESURF（Reduced SURfsceField，减小表面电场）效应应能够有效地增加器件的击穿电压，同时有效地降低栅极8和漏极11之间的寄生电容。这样便可以适当增加漂移区6的掺杂浓度从而降低器件的导通电阻。

栅掩蔽层13下方的氧化硅12的厚度是影响器件特性的重要因素。如果该层氧化硅12较薄，可以获得较低的栅极和漏极之间的寄生电容。但栅掩蔽层13的边缘必须承受的高压决定了漂移区6上方的栅掩蔽层13边缘下方的氧化硅12必须具有一定的厚度。现有的氧化硅12厚度均匀，但是厚度均匀的氧化硅12不利于提高器件的击穿电压。

发明内容

本申请所要解决的技术问题是提供一种射频LDMOS器件，可以在获取高击穿电压的同时，适当降低导通电阻和寄生电容。为此，本申请还要提供所述射频LDMOS器件的制造方法。

为解决上述技术问题，本申请射频LDMOS器件在多晶硅栅极和漂移区之上依次具有第三氧化硅和栅掩蔽层；在漂移区中还具有局部氧化结构，其一端与漏区相邻，另一端与第三氧化硅相邻且在栅掩蔽层之下。

所述射频LDMOS器件的制造方法为：先在外延层中以局部氧化工艺形成局部氧化结构，再在外延层进行离子注入以形成漂移区，所述漂移区将局部氧化结构囊括在内；接着淀积第二氧化硅和多晶硅经刻蚀分别形成栅氧化层和多晶硅栅极；接着在多晶硅栅极之上、多晶硅栅极和局部氧化结构之间的漂移区之上均形成第三氧化硅；最后在部分或全部的第三氧化硅之上、部分局部氧化结构之上形成栅掩蔽层。

本申请射频LDMOS器件由于新增了局部氧化结构，而具有如下优点：

其一，该局部氧化结构与所述氧化硅的组合，相当于增加了栅掩蔽层在漂移区那一端下方的绝缘层厚度。同时氧化硅材质的局部氧化结构在漂移区离子注入之前先行制造，因而对离子注入具有一定的阻挡作用，表现为局部氧化结构附近及下方的漂移区的掺杂浓度较小。由于局部氧化结构紧邻漏区，这使得漏区附近的漂移区的掺杂浓度低于沟道掺杂区附近的漂移区的掺杂浓度。因此在漏端加高压时，漏端附近的漂移区的电场强度得到有效降低，有利于提高器件的击穿电压。

其二，栅掩蔽层位于漂移区的那端覆盖在部分的局部氧化结构之上，使得栅掩蔽层位于漂移区的那部分下方的绝缘层厚度朝着漏端的方向递增。而漂移区的掺杂浓度则是朝着漏端的方向递减。这正好抑制了漂移区的电场强度朝着漏端的方向递增的趋势，使得电场分布更加均匀，有利于提高器件的击穿电压。

其三，沟道掺杂区附近的漂移区的掺杂浓度已经较低，该局部氧化结构又使得漏区附近的漂移区的掺杂浓度更低，因此可适当降低栅掩蔽层下方的氧化硅厚度，从而降低栅极和漏极之间的寄生电容。

其四，该局部氧化结构使得器件的击穿电压得到提高，因而可适当增加漂移区的掺杂浓度，从而可降低器件的导通电阻。

附图说明

图1是现有的射频LDMOS器件的结构示意图；

图2a～图2j是本申请射频LDMOS器件的制造方法各步骤示意图。

图中附图标记说明：

1为衬底；2为外延层；3为氧化硅；4为氮化硅；5为局部氧化结构；6为漂移区；7为栅氧化层；8为多晶硅栅极；9为沟道掺杂区；10为源区；11为漏区；12为氧化硅；13为栅掩蔽层；14为下沉结构。

具体实施方式