[发明专利]一种阻变存储器的写前读电路及其操作方法

权利要求书

1.一种阻变存储器的写前读电路，包括存储单元模块、基准电流源模块、保护电路模块、镜像电路模块、电流控制模块、脉冲选择及读写逻辑模块、读数据模块、确认模块以及控制缓冲模块，其特征在于， 

存储单元模块的输入端分别与电流控制模块的输出端和保护电路模块的输出端相连，存储单元模块的输出端与读数据模块的输入端电连接； 

基准电流源模块内置基准电压源与产生电流的电阻，输出端与镜像电路模块的输入端相连； 

保护电路模块的输入端与外部的读写使能信号及时钟信号电连接； 

镜像电路模块的输出端与电流控制模块的一个输入端电连接，电流控制模块的另一个输入端与脉冲选择及读写逻辑模块的输出端相连； 

脉冲选择及读写逻辑模块有三个输入端，一个接收外部读写使能信号及时钟信号，一个接入控制缓冲模块的输出，另外一个与确认模块的输出端电连接； 

读数据模块的一个输出端与确认模块的输入端相连，另一个输出端与控制缓冲模块的输入端相连，输入端与存储单元模块电连接； 

确认模块的两个输入端分别与读数据模块的输出端及控制缓冲模块的输出端相连，输出端与脉冲选择及读写逻辑模块电连接； 

控制缓冲模块的两个输入端分别接收读数据模块的输出和外部的读写使能信号，另一个输入端用于传输数据I/O信号的输入输出双向端口，两个输出端分别与脉冲选择及读写逻辑模块的输入端相连。

2.根据权利要求1所述的写前读电路，其特征在于，在对存储单元模块进行读写操作时，基准电流源模块向存储单元模块提供所需的基准电流源，通过镜像电路模块的镜像作用，产生读写操作所需的电流脉冲。 

3.根据权利要求1所述的写前读电路，其特征在于，读操作时，控制 缓冲模块的输入输出双向端口I/O作输出端口使用，设置读写控制信号RE=1，WE=0，脉冲选择及读写逻辑模块接收读写使能信号和时钟信号，对时钟信号作脉宽调制，对读写使能信号作逻辑处理，以产生控制信号，并将控制信号传送到电流控制模块，电流控制模块接收来自镜像电路模块的三路镜像电流源信号，并根据接收到的控制信号选择三路镜像电流源信号中的读数据电流源信号输出到存储单元模块，存储单元模块根据接收的读数据电流信号产生电压信号并传送到读数据模块，读数据模块将接收到的电压信号与基准电压信号比较以产生逻辑1或0信号，并将得到的逻辑1或0信号经过反相处理传输到控制缓冲模块，控制缓冲模块将逻辑1或0信号传输到其自身的输入输出双向I/O端口，完成数据的读过程。 

4.根据权利要求1所述的写前读电路，其特征在于，写操作时，控制缓冲模块的输入输出双向端口I/O作输入端口使用，用于接收外部的数据信号，在提供待写入数据前，设置读写使能信号RE=1，WE=0，脉冲选择及读写逻辑模块接收读写使能信号和时钟信号，对时钟信号作脉宽调制，对读写使能信号作逻辑处理，以产生控制信号，并将控制信号传送到电流控制模块，电流控制模块接收来自镜像电路模块的三路镜像电流源信号，并根据接收到的控制信号选择三路镜像电流源信号中的读数据电流源信号输出到存储单元模块，存储单元模块根据接收的读数据电流信号产生电压信号并传送到读数据模块，读数据模块将接收到的电压信号与基准电压信号比较以产生逻辑1或0信号，并将得到的逻辑1或0信号经过反相处理传输到确认模块，确认模块将接收到的逻辑1或0信号与控制缓冲模块接收到的数据信号作异或处理，并根据异或处理的结果判断是否需要写操作，如果异或结果为0，则说明存储单元模块的存储状态与待写入数据信息一致，不需要写操作，写操作过程结束，如果异或结果为1，则说明存储单元模块存储状态与待写入数据信息不一致，需要执行写操作，此时将读写使能信号改变为RE=0，WE=1，并提供待写入的数据信号提供给控制缓冲模块， 然后控制缓冲模块将数据信号传送给脉冲选择及读写逻辑模块，脉冲选择及读写逻辑模块同时接收读写使能信号和时钟信号，并对时钟信号作脉宽调制，对读写使能信号作逻辑处理，以产生控制写信号，并将控制信号传送到电流控制模块，电流控制模块接收来自镜像电路模块产生的三路镜像电流源信号，并根据接收到的控制信号从三路镜像电流源信号中选择写数据脉冲信号输出到存储单元模块，存储单元模块依据收到的写数据脉冲信号转换存储状态，写操作结束。