[发明专利]一种阻变存储器的写前读电路及其操作方法

说明书

技术领域

本发明属于存储技术领域，更具体地，涉及一种阻变存储器的写前读电路及其操作方法。

背景技术

过去几十年里集成电路技术得到突飞猛进的发展,DRAM,SRAM和Flash存储器已经成为信息产业的核心产品。由消费类产品驱动的存储器市场需要更高密度、高速度、低功耗、具有非挥发性且价格便宜的存储器产品。到目前为止,Flash是最成功的高密度非挥发性存储器。但Flash也有些瓶颈问题，如随着存储密度的增大，其电荷的泄漏变的越来越严重，同时编程电压也不能按器件的尺寸比例减小。因此越来越多的新型存储技术受到关注。其中就有铁电存储器（FeRAM）、磁存储器（MRAM）、相变存储器（PRAM）、阻变存储器（RRAM）等。RRAM利用材料电阻率的可逆转换实现二进制信息的存储，RRAM存储结构简单、速度快、功耗低、密度高，并且易与CMOS工艺集成。RRAM在很多方面都具有优势，因此很有可能成为下一代的新型存储器。阻变存储器（RRAM）以简单的MIM（Metal-Insulator-Metal）电容结构为功能器件。电容结构中间的绝缘层就是具有电诱导阻变特性的材料。可以实现电阻可逆转变的材料非常多。阻变存储器的工作原理是在阻变材料两端施加大小或极性不同的电压，控制阻变材料的电阻值在高低电阻态之间转换。由高阻态到低阻态的转变称为SET过程，对应的是对存储单元写1过程。由低阻态转变到高阻态称为RESET过程，对应的是对存储单元写0的过程。如图1，是为现在比较常用的RRAM存储单元结构电路图，由一个NMOS晶体管及存储单元RRAM组成，其中存储单元与晶体管的漏极串联，另一端连接至BL位线；晶体管的源极接地，栅极接字线WL，当WL选通时，晶体管源漏极导通，对RRAM存储单元的擦写信号通过位线BL注入存储单元，实现对存储单元的驱动读写。阻变存储器有单极性和双极性两种。前者的工作原理和相变存储器类似。通过改变施加在两个电极上的电信号（电压或电流）的脉冲幅度，及脉冲的持续时间就可实现存储的读写操作。如图2所示为现有阻变RRAM存储单元操作特性电流-电压曲线图，双极性RRAM通过改变电信号的极性，使阻变材料的阻值转变，阻值转变时的正负值电压极性相反；单极性RRAM置位与复位电压极性相同，通过提供不同电压脉冲宽度及幅值，可实现阻值存储元阻值的改变。

虽然阻变存储器相比与传统的存储器有很多优势，但是其也有不足之处。有些劣势制约了其商业化应用。阻变存储器目前面临的几个关键问题是阻值一致性问题，可擦写次数问题。阻值分散导致高低阻值窗口的减小。这样可用阻值变少，很容易产生误写或误读。另外，相比现有存储介质，RRAM存储单元的可擦写次数很有限，这在一定程度上限制了RRAM的应用。本文从外围控制电路设计的角度解决此问题，重点提出一种写前读的操作策略，可以在达到存储数据的前提下有效减少对存储单元的擦写次数，这样可以增加阻变存储单元的使用寿命及使用的稳定性。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种阻变存储器的写前读电路，通过对存储单元的写前读及写后确认操作，可在一定程度上解决阻变存储单元操作次数，阻变存储器的使用寿命短及存储单元的可靠性低的问题。

为实现上述目的，本发明提供了一种阻变存储器的写前读电路，包括存储单元模块、基准电流源模块、保护电路模块、镜像电路模块、电流控制模块、脉冲选择及读写逻辑模块、读数据模块、确认模块以及控制缓冲模块，存储单元模块的输入端分别与电流控制模块的输出端和保护电路模块的输出端相连，存储单元模块的输出端与读数据模块的输入端电连接，基准电流源模块内置基准电压源与产生电流的电阻，输出端与镜像电路模块的输入端相连，保护电路模块的输入端与外部的读写使能信号及时钟信号电连接，镜像电路模块的输出端与电流控制模块的一个输入端电连接，电流控制模块的另一个输入端与脉冲选择及读写逻辑模块的输出端相连，脉冲选择及读写逻辑模块有三个输入端，一个接收外部读写使能信号及时钟信号，一个接入控制缓冲模块的输出，另外一个与确认模块的输出端电连接，读数据模块的一个输出端与确认模块的输入端相连，另一个输出端与控制缓冲模块的输入端相连，输入端与存储单元模块电连接，确认模块的两个输入端分别与读数据模块的输出端及控制缓冲模块的输出端相连，输出端与脉冲选择及读写逻辑模块电连接，控制缓冲模块的两个输入端分别接收读数据模块的输出和外部的读写使能信号，另一个输入端用于传输数据I/O信号的输入输出双向端口，两个输出端分别与脉冲选择及读写逻辑模块的输入端相连；