[发明专利]一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法

说明书

技术领域

本发明涉及一种半导体材料的制备方法，特别是涉及一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法。

背景技术

SOI（Silicon-On-Insulator，绝缘衬底上的硅）技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。

但是，根据国际半导体产业发展蓝图（ITRS2009）的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，32纳米技术节点已经非常接近栅的物理尺寸，传统的体硅材料和工艺正接近其物理极限。32纳米技术节点以下尤其是22纳米以下，晶体管的结构和材料将面临更多挑战。必须采取新的技术来提高性能（新材料、新结构、新工艺）。其中，引入新的沟道材料是主要革新途径。研究表明，当微电子技术发展到16纳米技术节点及以下时，晶体管的栅长将小于10nm。此技术节点条件下，具有高迁移率的沟道材料比如Ge、III-V或石墨烯等材料将会替代目前的硅或者应变硅，结合高介电常数栅介质材料形成混合型芯片，从而使微电子技术的发展能够沿着摩尔定律的预测持续发展。

目前Ⅲ-Ⅴ族半导体材料作为高迁移率沟道材料已经引起了全球半导体领域的研究人员的广泛关注，实现可靠的基于Ⅲ-Ⅴ族半导体材料的晶体管需实现与硅圆片的集成，即形成既具有高载流子迁移率、又具有普通SOI具有的高速低功耗优势的Ⅲ-ⅤOI材料，它将决定Ⅲ-Ⅴ族半导体材料能否大规模应用、并实现商业化生产。另外，III-V族半导体材料体系中包括众多具有很高发光效率的直接带隙材料，Ⅲ-ⅤOI材料能够解决有源光器件的问题，将有希望应用于硅基光子集成研究。

目前制备绝缘体上半导体衬底的主要方法有外延法，晶片键合及层剥落法，制备GaAsOI的主要方法仍为传统的智能剥离Smart Cut技术。然而智能剥离Smart Cut工艺制备GaAsOI及大多数其它Ⅲ-ⅤOI材料时，由于所需的较高的离子注入温度限制了该方法的广泛性。尤其在采用智能剥离Smart Cut工艺剥离GaAs时，在GaAs中要求离子注入温度为150℃以上，甚至300℃，H离子或/及He离子的注入剂量要求高达~10¹⁷数量级或以上，也就是需要在较高的温度下注入较长的时间才能实现剥离，从而大大地限制了其使用的广泛性。

可见，提供一种广泛适用于制备GaAsOI及Ⅲ-ⅤOI材料的新方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法，以提供一种有效制备GaAsOI及Ⅲ-ⅤOI的新方法。

为实现上述目的及其他相关目的，本发明提供一种GaAsOI结构的制备方法，所述制备方法至少包括：

1）提供一半导体衬底，对所述半导体衬底进行H离子或/及He离子注入并退火以在离其表面预设深度处形成注入层，然后于所述半导体衬底表面形成GaAs层；或

提供一半导体衬底，先于所述半导体衬底表面形成GaAs层，然后进行H离子或/及He离子注入并退火以在离所述半导体衬底表面预设深度处形成注入层；

所述半导体衬底为Ge、Ge/Si、Ge/GeSi/Si或GOI衬底；

2）于所述GaAs层表面形成第一SiO₂层；

3）提供一表面具有第二SiO₂层的Si衬底，键合所述第一SiO₂层及第二SiO₂层，然后进行第一退火以加强键合，进行第二退火使所述注入层剥离；

4）采用XeF₂气体腐蚀以去除所述GaAs层表面残留的半导体衬底，获得GaAs层/SiO₂层/Si衬底结构。

作为本发明的GaAsOI结构的制备方法的一种优选方案，采用分子束外延法或超高真空化学气相沉积法形成所述GaAs层。

作为本发明的GaAsOI结构的制备方法的一种优选方案，H离子或/及He离子注入的温度为15~40℃。

作为本发明的GaAsOI结构的制备方法的一种优选方案，H离子或/及He离子注入的剂量为~10¹⁶数量级。