[发明专利]一种双极电路的制造方法有效

专利信息
申请号: 201210592589.X 申请日: 2012-12-28
公开(公告)号: CN103021936A 公开(公告)日: 2013-04-03
发明(设计)人: 张佼佼;李小锋;杨彦涛;肖金平;王铎 申请(专利权)人: 杭州士兰集成电路有限公司
主分类号: H01L21/768 分类号: H01L21/768
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 郑玮
地址: 310018 浙江省杭州市杭州*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 电路 制造 方法
【权利要求书】:

1.一种双极电路的制造方法,包括:

在提供的半导体衬底上淀积第一介质层,所述半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离;

将接触孔图形及电容窗口图形合并到同一掩膜版上,以所述掩膜版为掩模进行刻蚀工艺,在所述深磷、第一类掺杂区、第二类掺杂区和上隔离上的第一介质层中形成接触孔,并同时在所述第二类掺杂区上的第一介质层中形成所需的电容窗口;

生长二氧化硅层,去净选取的部分所述电容窗口中的二氧化硅层后,淀积氮化硅层,采用干法刻蚀去除部分所述氮化硅层,以保留所需的电容窗口内的氮化硅层,形成不同电容。

2.如权利要求1所述的制造方法,其特征在于,在所述第一类掺杂区内对准一所述接触孔的部位形成发射区。

3.如权利要求2所述的制造方法,其特征在于,所述发射区包孔为所述发射区与其对准的接触孔孔底边缘的横向间距,所述发射区包孔的特征尺寸为0.3um~0.5um。

4.如权利要求1所述的制造方法,其特征在于,所述半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离的步骤如下:

提供一衬底;

在所述衬底上形成多个的埋层以及下隔离;

通过外延工艺生长外延层,所述外延层覆盖住衬底、埋层以及下隔离;

在所述外延层中形成与所述下隔离相连接的上隔离、分别位于不同埋层上的第一类掺杂区和第二类掺杂区、以及与第一类掺杂区下方对应的埋层相连接的深磷。

5.如权利要求4所述的制造方法,其特征在于,所述衬底采用的是硅材料。

6.如权利要求1所述的制造方法,其特征在于,所述二氧化硅层的厚度为

7.如权利要求6所述的制造方法,其特征在于,所述不同电容的结构为具有不同的电容介质、电容介质厚度及电容介质面积。

8.如权利要求7所述的制造方法,其特征在于,所述电容介质为所述氮化硅层,或所述电容介质为二氧化硅层和氮化硅层组合的复合介质。

9.如权利要求8所述的制造方法,其特征在于,所述电容介质系数的大小通过调整复合介质中的各层的厚度实现。

10.如权利要求1所述的制造方法,其特征在于,采用干法刻蚀去除部分所述氮化硅层后,所述接触孔内的二氧化硅层的厚度为

11.如权利要求1所述的制造方法,其特征在于,还包括采用两步溅射法在所述接触孔和电容窗口内的氮化硅上形成金属层后,再完成钝化工艺。

12.如权利要求11所述的制造方法,其特征在于,所述两步溅射法的步骤如下:

先溅射下层金属,下层金属的成分为铝硅合金;

再溅射顶层金属,顶层金属的成分为铝硅铜合金。

13.如权利要求11所述的制造方法,其特征在于,从所述金属层上分别引出晶体管或电容的各电极。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司,未经杭州士兰集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210592589.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top