[实用新型]基于PCI总线互连的解码及字幕叠加卡

说明书

技术领域

本实用新型涉及一种字幕叠加装置，具体涉及一种基于PCI总线互连的解码及字幕叠加卡。

背景技术

如图1所示，现有技术中，解码及字幕叠加卡包括：主机、主控芯片、视频编码芯片和视频输出接口；其工作原理为：主机接收原始压缩视频流，并对接收到的原始压缩视频流进行解码，然后将解码后的视频流传输给主控芯片；同时，主机向主控芯片传输需要叠加到原始压缩视频流中的字幕信息，并将该字幕信息传输给主控芯片；主控芯片将接收到的字幕信息叠加到接收到的视频流中，得到混合视频信号，并将混合视频信号传输给视频编码芯片；视频编码芯片对接收到的混合视频信号进行编码处理，然后通过视频输出接口输出编码后的混合视频信号。通过上述操作，即实现了向原始视频信号中叠加字幕的作用。

但是，在实现本实用新型的过程中，发明人发现，现有技术至少存在以下缺点：

由于主机既需要对原始压缩视频流进行解码处理，同时，还需要向主控芯片传输字幕信息，所以，主机负担较重，进而影响了整个解码及字幕叠加卡的实时性，降低了整个解码及字幕叠加卡的抗干扰能力，从而最终影响了整个解码及字幕叠加卡的稳定性。

实用新型内容

针对现有技术存在的缺陷，本实用新型提供一种基于PCI总线互连的解码及字幕叠加卡，能够有效减轻主机负担，从而提高了整个解码及字幕叠加卡的实时性，增强了整个解码及字幕叠加卡的抗干扰能力，从而最终提高了整个解码及字幕叠加卡的稳定性。

本实用新型采用的技术方案如下：

本实用新型提供一种基于PCI总线互连的解码及字幕叠加卡，包括：主机、主控芯片、第一视频解码芯片、视频编码芯片和至少一路视频输出接口；所述主机的信号输出端与所述主控芯片的第一信号输入端电连接，所述主控芯片的信号输出端与所述视频编码芯片的信号输入端电连接，所述视频编码芯片的信号输出端与所述视频输出接口的输入端电连接，所述主控芯片通过PCI总线还与所述第一视频解码芯片电连接。

优选的，所述主机包括：处理器、字幕信号输出接口和原始压缩视频流输出接口；所述处理器分别与所述字幕信号输出接口和所述原始压缩视频流输出接口电连接。

优选的，所述视频输出接口的数量为2-10个。

优选的，所述视频输出接口的数量为4个。

优选的，还包括：第二视频解码芯片和至少一路视频输入接口；所述视频输入接口的信号输出端与所述第二视频解码芯片的信号输入端电连接，所述第二视频解码芯片的信号输出端与所述主控芯片的第二信号输入端电连接。

优选的，所述视频输入接口的数量为2-10个。

优选的，所述视频输入接口的数量为4个。

优选的，还包括：存储器；所述存储器与所述主控芯片电连接。

优选的，所述存储器为DDR2存储器。

优选的，所述主控芯片为DSP控制芯片或FPGA控制芯片。

本实用新型的有益效果如下：

本实用新型提供一种基于PCI总线互连的解码及字幕叠加卡，主控芯片通过PCI总线连接有专门的音视频解码芯片，通过音视频解码芯片对音视频信号进行解码，而不需要主机解码，从而有效减轻主机负担，从而提高了整个解码及字幕叠加卡的实时性，增强了整个解码及字幕叠加卡的抗干扰能力，从而最终提高了整个解码及字幕叠加卡的稳定性。

附图说明

图1为现有技术中解码及字幕叠加卡的结构示意图；

图2为本实用新型提供的基于PCI总线互连的解码及字幕叠加卡的结构示意图。

具体实施方式

以下结合附图对本实用新型进行详细说明：