[实用新型]一种残留电压泄放电路

权利要求书

1.一种残留电压泄放电路，包括CPU、第一常供电源以及驱动模块，所述驱动模块设置有外接负载电源输入端和其它负载RL的输出端，所述CPU的高低电平控制输出端与驱动模块的使能端（EN）连接，第一常供电源输出端与驱动模块的电源输入端（VIN）连接，其特征在于：还包括在CPU的高低电平控制输出端输出低电平时将外接负载电源输入端电平拉低的泄压模块。

2.根据权利要求1所述残留电压泄放电路，其特征在于：所述泄压模块包括第二常供电源、电阻R1、电阻R2、电阻R3、PNP三极管Q1、NPN三极管Q2以及电容EC1，第二常供电源与PNP三极管Q1的发射极连接的同时通过电阻R2与PNP三极管Q1的基极连接，CPU的高低电平控制输出端通过电阻R3与PNP三极管Q1的基极连接，PNP三极管Q1的集电极通过电阻R1后通过电容EC1接地的同时与NPN三极管Q2的基极连接，NPN三极管Q2发射极接地，集电极接外接负载电源输入端。

3.根据权利要求2所述残留电压泄放电路，其特征在于：第一常供电源通过储能电感L1与驱动模块电源输入端（VIN）连接。

4.根据权利要求3所述残留电压泄放电路，其特征在于：所述驱动模块采用降压式驱动电路。

5.根据权利要求4所述残留电压泄放电路，其特征在于：所述驱动模块的降压驱动芯片开关输出端（SW）通过储能电感L2后经并联连接的电容C1、电容EC2接地，同时通过磁珠L4后作为外接负载电源输入端，通过磁珠L3连接至其它负载RL的输出端，电容EC2的正极通过电阻R5连接至降压驱动芯片的反馈输入端（FB），反馈输入端（FB）经电阻R4接地。

6.根据权利要求5所述残留电压泄放电路，其特征在于：所述第一常供电源为12V电源。

7.根据权利要求6所述残留电压泄放电路，其特征在于：所述第二常供电源为CPU提供的5V电压。