[实用新型]一种D类功放芯片

权利要求书

1.一种D类功放芯片,包括两个输入电容（14）、系统时钟电路、放大器（2）、PWM模块（3）、H-桥式驱动电路（4）、破音检测电路（5）、校正电路（6）和上电开关，其特征在于：其还包括启动模块（7）和两个连续可调电阻（1）；

每个所述连续可调电阻（1）都包括相互串联的输入电阻（11）和第一NMOS开关（12），所述输入电阻（11）接一个所述的输入电容（14），所述第一NMOS开关（12）的漏极接到所述放大器（2）的一个输入端；

所述校正电路（6）的输入端设有EN输入端和D输入端，所述校正电路（6）的输出端设有第一电容（C21）、第二电容（C20）、第三开关（SW3）和第四开关（SW4）；所述第一电容（C21）和所述第二电容（C20）分别接地，且所述第二电容（C20）的电容值小于所述第一电容（C21）的电容值，所述第一电容（C20）和所述第二电容（C21）通过第四开关（SW4）连接；所述第二电容（C20）通过所述第三开关（SW3）分别连接D类功放芯片的VCM端和V1端；所述第一电容（C20）同时连接两个所述的第一NMOS开关（12）的栅极，并向两个所述的第一NMOS开关（12）的栅极输出VC信号；

所述破音检测电路（5）的输出端接所述校正电路（6）的D输入端；

所述启动模块（7）包括使能信号电路（71）和启动控制电路（72）；所述使能信号电路（71）的输出端连接所述校正电路（6）的EN输入端，并向所述校正电路（6）的EN输入端输出EN信号。

2.根据权利要求1所述的一种D类功放芯片,其特征在于：所述校正电路（6）还设有第一时钟电路（6b）、第二时钟电路（6c）、第四异或门（6d）和第七异或门（6e）；

所述第一时钟电路（6b）包括输入端、第一输出端和第二输出端，其中输入端接收充电时钟信号，第一输出端接到所述第四与非门（6d）的第一输入端，第二输出端接到所述第七与非门（6e）的第一输入端；

所述第二时钟电路（6c）包括输入端、第一输出端和第二输出端，其中输入端接收放电时钟信号，第一输出端接到所述第四与非门（6d）的第二输入端，第二输出端接到所述第七与非门（6e）的第二输入端；

所述第四与非门（6d）的第三输入端和所述第七与非门（6e）的第三输入端连接所述启动模块（7）中的启动控制电路（72），接收来自所述启动控制电路（72）的EN2N信号；

所述第四与非门（6d）的输出端接所述第三开关（SW3）并输出第三控制信号，控制所述第三开关（SW3）的导通和关断；所述第七与非门（6e）的输出端接所述第四开关（SW4）并输出第四控制信号，控制所述第四开关（SW4）的导通和关断。

3.根据权利要求2所述的一种D类功放芯片，其特征在于：所述校正电路（6）还包括一个充放电控制电路（6a），第一开关（SW1）和第二开关（SW2）；

所述第一开关（SW1）连接D类功放芯片的V1端和所述第三开关（SW3），所述第二开关（SW2）连接D类功放芯片的VCM端和所述第三开关（SW3）；

所述充放电控制电路（6a）设置EN输入端、D输入端、第一输出端和第二输出端；所述充放电控制电路（6a）的EN输入端即为所述校正电路（6a）的EN输入端，所述充放电控制电路（6a）的D输入端即为所述校正电路（6a）的D输入端；所述充放电控制电路（6a）的第一输出端接所述第一开关（SW1）并输出第一控制信号，控制所述第一开关（SW1）的导通和关断，所述充放电控制电路（6a）的第二输出端接所述第二开关（SW2）并输出第二控制信号，控制所述第二开关（SW2）的导通和关断。

4.根据权利要求2或3所述的一种用于D类功放芯片，其特征在于：所述使能信号电路（71）包括N个D触发器（711），该N个D触发器（711）通过其CK端和QN端依次串联，该N个D触发器（711）的RB端同时连接所述上电开关；其中第N个所述的D触发器（711），其D端接D类功放芯片的VDD端，其Q端即为所述使能信号电路（71）的输出端，所述第一时钟电路（6b）的输入端和第二时钟电路（6c）的输入端分别连接所述使能信号电路（71）上从第一个D触发器（711）到第N-1个D触发器（711）中任意一个的Q端，对应接收充电时钟信号和放电时钟信号。