[发明专利]包含启用电路的装置及系统

说明书

技术领域

本发明的实施例大体来说涉及半导体存储器，且更特定来说，描述用于双供应电压存储器的接口电路的实例。

背景技术

随着电子装置(例如膝上型计算机、便携式数字助理、数码相机、移动电话、数字音频播放器、视频游戏控制台等)的日益流行，对非易失性存储器的需求也在上升。非易失性存储器以各种类型出现，包含快闪存储器。当今，快闪存储器广泛地用于电子装置(例如上文所提及的那些电子装置)中的快速信息存储装置。一股通过将电荷存储于浮动栅极上来编程快闪存储器单元。此后，甚至在已从快闪存储器装置移除电力之后，电荷也可在栅极上保持达无限周期。因此，快闪存储器装置为非易失性的。

通过将适当电压施加到控制栅极及漏极或源极而将电荷存储于浮动栅极上。举例来说，可通过将源极接地同时将充足大的正电压施加到控制栅极以吸引电子(所述电子从沟道区隧穿栅极氧化物而到达浮动栅极)而将负电荷置于浮动栅极上。

可通过将相对于源极为正的电压施加到控制栅极来读取快闪存储器单元。存储于快闪存储器单元上的电荷的量确定为允许快闪存储器单元在源极与漏极之间传导电流而必须施加到控制栅极的电压的量值。随着将负电荷施加到浮动栅极，快闪存储器单元的阈值电压增加，因此增加为允许快闪存储器单元传导电流而必须施加到控制栅极的电压的量值。在读取操作期间，将读取电压施加到控制栅极，所述读取电压大到足以在不充足电荷存储于浮动栅极上的情况下使单元变为导通，但并不大到足以在充足电荷存储于浮动栅极上的情况下使单元变为导通。在读取操作期间，用作单元的输出端子的漏极被预充电到正电压，且源极耦合到接地。因此，如果快闪存储器单元的浮动栅极被充足充电，那么漏极将保持处于正电压。如果快闪存储器单元的浮动栅极未被充足充电，那么单元将使漏极接地。

在快闪存储器单元可被编程之前，可通过从浮动栅极移除电荷来擦除所述单元。可通过将具有与用于编程的电压相反的极性的栅极到源极电压施加到单元来擦除所述单元。举例来说，可使控制栅极接地，且将大的正电压施加到源极以致使电子隧穿栅极氧化物并从浮动栅极耗尽电荷。在另一方法中，将相对大的负电压施加到控制栅极，且将正电压(例如供应电压)施加到源极区。

典型的快闪存储器装置包含含有布置成若干行及列的大量快闪存储器单元的存储器阵列。两种常见类型的快闪存储器阵列架构为“NAND”及“NOR”架构，如此称谓是因为布置每一者的基本快闪存储器单元配置的逻辑形式。典型的快闪存储器阵列可包含划分成若干个块的大量快闪存储器单元。每一块可包含若干个行，其中同一行中的单元使其控制栅极耦合到共同字线。同一列中的单元可使其源极及漏极彼此串联连接。因此，每一块的同一列中的所有存储器单元通常彼此串联连接。块中的上部快闪存储器单元的漏极通过选择栅极晶体管耦合到位线。所述位线中的每一者输出指示存储于阵列的相应列中的数据位的相应位线信号BL1-BLN。所述位线可穿过多个块延伸到相应读出放大器。

可通过在每一快闪存储器单元中存储多个数据位来增加快闪存储器阵列的存储容量。此可通过在每一单元的浮动栅极上存储多个电荷电平来实现。这些存储器装置通常称为多位或多电平快闪存储器单元(称作“MLC存储器单元”)。在MLC单元中，将对应于在相应电压范围内定义的不同阈值电压电平的多个二进制数据位存储于单个单元内。每一不同阈值电压电平对应于数据位的相应组合。具体来说，数目为N的位需要2N个不同阈值电压电平。举例来说，为使快闪存储器单元存储2个数据位，需要对应于位状态00、01、10及11的4个不同阈值电压电平。当读取存储器单元的状态时，存储器单元传导电流的阈值电压电平对应于表示编程到所述单元中的数据的位的组合。存储于每一快闪存储器单元中的两个或两个以上位可为同一数据页中的邻近位。然而，更经常地，将一个位视为一个数据页中的位，且将另一位视为邻近数据页中的对应位。对于阵列中的所有存储器单元行，指派给相应电荷电平的位状态通常为相同的。指派给阵列中的快闪存储器单元的位状态通常在硬件中实施且因此在快闪存储器装置的操作期间无法改变。

存储器装置可利用相对高的电压来进行读取及编程操作。在一个实例中，5V可用于读取操作且20V用于编程操作。可在存储器装置上由外部供应的电压在内部产生这些电压。在一个实例中，外部供应的电压可为3V。用于读取及编程操作的线驱动器及读出放大器可使用基于此外部供应的电压而产生的经升压电压来操作。