[发明专利]一种低密度奇偶校验码译码装置及其译码方法

权利要求书

1.一种低密度奇偶校验码LDPC译码装置，其特征在于，所述LDPC译码装置包括：比特软信息存储单元、旋转移位值存储单元、交织单元、校验节点存取单元和信息处理单元；其中，

所述比特软信息存储单元，用于在以接收的信道软信息初始化比特软信息时，根据存储的预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率；还用于在存储的比特软信息的码字比特的硬判决结果满足译码输出条件或所述信息处理单元计算新的比特软信息次数达到预设最大值时，将存储的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出；

所述旋转移位值存储单元，用于存储预设的旋转移位值；

所述交织单元，用于根据从所述旋转移位值存储单元读取的旋转移位值，对从所述比特软信息存储单元读取的比特软信息进行交织，并将交织后的比特软信息发送至所述信息处理单元；

所述校验节点存取单元，用于存储与所述交织单元交织后的比特软信息对应的校验节点外信息；

所述信息处理单元，用于根据接收的交织后的比特软信息以及从所述校验节点存取单元读取的与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息并发送至所述比特软信息存储单元。

2.根据权利要求1所述的LDPC译码装置，其特征在于，

所述比特软信息存储单元，具体用于在所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特；

所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，在所述信道软信息的码字比特之后填充b×z个零值的码字比特；

所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列且删余检验位为b列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特，并在所述信道软信息的码字比特之后填充b×z个零值的码字比特。

3.根据权利要求1所述的LDPC译码装置，其特征在于，

所述比特软信息存储单元，还用于在所述信道软信息码率变化时，调整码率扩展因子z，使码率变化前后的信道软信息的码长一致。

4.根据权利要求3所述的LDPC译码装置，其特征在于，

所述码率变化前的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n－a)×z、(n－b)×z、(n－a－b)×z；

所述码率变化后的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n－a)×z＇、(n－b)×z＇、(n－a－b)×z＇，其中z＇为码率变化后调整的扩展因子；

所述比特软信息存储单元，具体用于在所述信道软信息码率变化时，将所述扩展因子的值z调整为z＇，使码率变化后的信道软信息的码长(n－a)×z＇、(n－b)×z＇或(n－a－b)×z＇与码率变化前的信道软信息的码长(n－a)×z、(n－b)×z或(n－a－b)×z一致。

5.根据权利要求1、2、3或4所述的LDPC译码装置，其特征在于，

所述信息处理单元，具体用于根据所述交织后的比特软信息以及从所述校验节点存取单元读取的校验节点外信息，计算变量节点外信息，将所述变量节点外信息中对应所述交织后的比特软信息填充码字比特的码字比特修正为位宽最大值，根据修正的变量节点外信息计算新的校验节点外信息，根据所述修正的变量节点外信息和新的校验节点外信息，计算新的比特软信息并存储至所述比特软信息存储单元。

6.根据权利要求1、2、3或4所述的LDPC译码装置，其特征在于，

所述信息处理单元，还用于在根据修正的变量节点外信息和新的校验节点外信息计算出新的比特软信息时，将所述新的比特软信息中与所述初始化比特软信息填充码字比特对应的码字比特修正为位宽最大值。