[发明专利]一种低密度奇偶校验码译码装置及其译码方法

说明书

本发明公开了一种低密度奇偶校验码LDPC译码装置译码方法，以填充为与统一母码矩阵对应的全码率的信道软信息初始化比特软信息，根据预设的旋转移位值计算新的比特软信息；在所述新的比特软信息码字比特硬判决结果满足译码输出条件或计算新的比特软信息次数达到预设最大值时，将所述新的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出。本发明同时还公开一种LDPC译码装置，本发明的技术方案对多码率译码的支持实现简单，硬件成本低，且配置灵活，适用于大吞吐量的应用场景。

技术领域

本发明涉及译码技术，特别涉及一种低密度奇偶校验码(LDPC，Low DensityParity Check Code)译码装置及其译码方法。

背景技术

随着多媒体、宽带移动、微波等通信业务的广泛应用，通信系统对传输容量和可靠性提出了更高的要求。基于LDPC技术的编码方案，以其强大的信道纠错编码能力，良好的传输可靠性，被广泛应用于许多通信系统，包括基于IEEE802.16e全球微波互联接入(WiMax，Worldwide Interoperability for Microwave Access)标准的移动宽带系统、基于DVB-S2标准的数字卫星广播系统和基于地面数字多媒体电视/手持广播(DMB-TH，TerrestrialDigital Multimedia TV/Handle Broadcasting)标准数字高清广播系统。

业界目前的LDPC译码器，在对多码率译码提供支持时，一般采用存储多个母码矩阵的方案，实现较为复杂、硬件成本高；并且，要根据多个母码矩阵对LDPC译码器中的信息处理单元分别进行配置，操作繁复，不能灵活变更并行度，因而无法适用于大吞吐量的应用场景。

发明内容

有鉴于此，本发明的主要目的在于提供一种LDPC译码装置及其译码方法，能使多码率译码实现简单，能灵活变更并行度，以适用于大吞吐量要求的应用场景。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种LDPC译码装置，所述LDPC译码装置包括：比特软信息存储单元、旋转移位值存储单元、交织单元、校验节点存取单元和信息处理单元；其中，

所述比特软信息存储单元，用于在以接收的信道软信息初始化比特软信息时，根据存储的预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率；还用于在存储的比特软信息的码字比特的硬判决结果满足译码输出条件或所述信息处理单元计算新的比特软信息次数达到预设最大值时，将存储的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出；

所述旋转移位值存储单元，用于存储预设的旋转移位值；

所述交织单元，用于根据从所述旋转移位值存储单元读取的旋转移位值，对从所述比特软信息存储单元读取的比特软信息进行交织，并将交织后的比特软信息发送至所述信息处理单元；

所述校验节点存取单元，用于存储与所述交织单元交织后的比特软信息对应的校验节点外信息；

所述信息处理单元，用于根据接收的交织后的比特软信息以及从所述校验节点存取单元读取的与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息并发送至所述比特软信息存储单元。

优选地，所述比特软信息存储单元，具体用于在所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特；

所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，在所述信道软信息的码字比特之后填充b×z个零值的码字比特；