[发明专利]一种静态随机存储单元、其通孔结构及制造方法

说明书

技术领域

本发明涉及半导体集成电路芯片制造领域，尤其涉及一种静态随机存储单元通孔结构、其制造方法，以及包含该通孔结构的静态随机存储单元。

背景技术

静态随机存储芯片的结构较为复杂，比如用于微处理器，静态随机存储单元是衡量半导体器件工作能力的重要标志。静态随机存储单元的通孔是否将底部金属化合物暴露出来，直接影响到静态随机存储单元是否有效的一个重要指标。

在半导体制造技术中，静态随机存储单元的通孔结构请参阅图1，图1是静态随机存储单元的通孔结构示意图，包括：位于衬底1’上的栅极2’、位于栅极2’两侧壁表面依次有保护层3’、隔离偏差侧墙4’和隔离侧墙5’；位于衬底1’内的源漏扩散区域8’；位于两个隔离侧墙5’之间的通孔7’；通孔7’内填充有金属。制备上述通孔结构常采用的方法请参阅图2-7，图2-7是现有技术中静态随机存储单元的通孔结构的制造方法的各步骤所形成的通孔结构示意图，包括：

步骤S01：请参阅图2，在衬底1’上形成栅极2’，在栅极2’两侧壁表面形成保护层3’；

步骤S02：请参阅图3，在保护层3’侧壁表面形成隔离偏差侧墙4’，然后在衬底1’内形成浅掺杂源漏区域9’；浅掺杂源漏区域9’位于两个相邻隔离偏差侧墙4’之间下方正对区域，且远离两个保护层3’侧壁所夹栅极2’的下方正对区域；

步骤S03：在隔离偏差侧墙4’侧壁表面形成隔离侧墙5’，然后在衬底1’内形成源漏扩散区域8’；源漏扩散区域8’位于浅掺杂源漏区域9’中，在两个相邻隔离侧墙5’之间下方正对区域，且远离两个保护层3’侧壁所夹栅极2’的下方正对区域；

步骤S04：在源漏扩散区域8’内形成金属硅化物6’；

步骤S05：在衬底上依次形成刻蚀停止层10’和金属前介电氧化膜11’；

步骤S06：经刻蚀，在两个隔离侧墙5’之间形成通孔7’，在通孔7’内填充金属。

通常，由于硅芯片的生产成本是相对固定的，因此，每个静态随机存储单元的面积越小，在硅芯片上就可以制造出更多的位元存储，每个位元存储的成本就越低。随着器件线宽的减小，通常通过缩小静态随机存储单元来使得器件更加紧密，例如纽约州立大学的纳米科学与工程学院成功研制出世界上最小的静态随机存储单元——22纳米介电的有效静态随机存储器，静态随机存储单元的尺寸成为半导体产业中的关键技术指标。然而这样会造成静态随机存储单元的栅极之间的空间过小，特别是在对通孔进行刻蚀工艺时，由于沉积工艺的缺陷比如化学气气相沉积工艺（CVD）的缺陷，会使刻蚀停止层在栅极之间的厚度超过设计量，如果不采用过刻蚀则不能将刻蚀阻挡层完全去除，从而导致通孔底部的金属化合物比如金属硅化物暴露出，进一步导致通孔内的填充金属不能与通孔底部的金属化合物有效连接（断路），或造成静态随机存储单元的通孔短路。如果采用过刻蚀工艺，需要大量增加过刻蚀时间，使金属化合物比如金属硅化物暴露出来。

因此，需要一种能够将通孔底部金属化合物有效暴露出来的刻蚀方法，从而使填充导电介质与金属化合物有效连接，避免通孔发生短路或断路。

发明内容

针对上述存在的问题，本发明的目的在于降低静态随机存储单元通孔短路的问题，将通孔底部的金属化合物有效暴露出来，并实现通孔与金属化合物的有效连接。

本发明提供一种静态随机存储单元通孔结构的制造方法，包括：

步骤S01：提供一个衬底，在所述衬底上形成栅极，在所述栅极侧壁表面形成保护层；

步骤S02：在所述保护层的侧壁表面形成隔离偏差侧墙，以及在所述衬底内形成浅掺杂源漏区域；所述浅掺杂源漏区域位于所述两个相邻隔离偏差侧墙之间下方正对区域，且远离两个所述保护层侧壁所夹栅极的下方正对区域；

步骤S03：采用湿法刻蚀工艺，将所述隔离偏差侧墙去除；

步骤S04：在所述保护层的侧壁表面形成隔离侧墙，以及在所述衬底内形成源漏扩散区域；所述源漏扩散区域位于所述浅掺杂源漏区域，且正对所述两个相邻隔离侧墙之间下方区域，且远离两个所述保护层侧壁所夹栅极的下方正对区域；

步骤S05：在所述源漏扩散区域内形成金属硅化物；

步骤S06：在所述衬底上依次形成刻蚀阻挡层和金属前介电氧化膜；

步骤S07：经刻蚀，在所述保护层之间形成通孔，直至所述通孔底部的所述金属硅化物暴露出来。