[发明专利]实时输入数字图像镜像存储的方法及装置在审

专利信息
申请号: 201310258174.3 申请日: 2013-06-25
公开(公告)号: CN103347157A 公开(公告)日: 2013-10-09
发明(设计)人: 胡红旗;徐向阳;赵光焕;李宜龙;余柳冰 申请(专利权)人: 杭州士兰微电子股份有限公司
主分类号: H04N5/374 分类号: H04N5/374;H04N5/378
代理公司: 上海专利商标事务所有限公司 31100 代理人: 陆嘉
地址: 310012*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 实时 输入 数字图像 存储 方法 装置
【说明书】:

技术领域

发明涉及视频采集技术领域,尤其涉及一种实时输入数字图像镜像存储的方法及装置。

背景技术

如图1a至图1d所示,对图像数据进行镜像操作包括水平镜像和垂直镜像,其中图1a为原始图像,图1b为水平镜像图像,图1c为垂直镜像图像,图1d为同时做水平和垂直镜像的图像。

从数学描述而言,设原始图像为ORG_IMG(x,y),图像的宽度记为Width,高度记为Height,定义水平镜像图像为HOR_MIR_IMG(x,y),垂直镜像图像为VER_MIR_IMG(x,y)。同时做水平和垂直镜像的图像为HOR_VER_MIR_IMG(x,y),则有:

HOR_MIR_IMG(x,y)=ORG_IMG(Width-x,y),0=<x<Width,0=<y<Height

VER_MIR_IMG(x,y)=ORG_IMG(x,Height-y),0=<x<Width,0=<y<Height

HOR_VER_MIR_IMG(x,y)=ORG_IMG(Width-x,Height-y),0=<x<Width,0=<y<Height

对于视频采集应用,例如视频监控中的实时图像数据采集,需要将感光元件(如CMOS图像传感器等)输出的数字图像实时存储到采集系统的存储空间中,以便于后续的视频编码、智能分析等处理。

诸如CMOS图像传感器等感光器件形状通常为长方形,在系统中安放时,可能会出现水平和/或垂直颠倒的情况。在安装颠倒以后,为了得到正常显示的画面,需要对CMOS传感器输出的数字图像进行水平和/或垂直镜像处理,从而加以纠正。该镜像处理过程通常是在实时处理的过程中,即在存储到外部存储空间(如SDRAM等)之前进行的。

当前的图像传感器通常以行扫描的顺序输出像素数据,如图2所示,图像传感器20将多行像素数据逐行扫描输出。对于这种像素顺序,垂直镜像处理可通过行地址变换的方式实现,即将输入的第i行的数据整体写入到存储空间中原对应于(Height-1-i)行的位置,而行内部的像素数据的顺序无需变化。

对于水平镜像处理,由于需要调整一行内部的像素顺序,通常需要增加额外的缓存器进行暂存,通常用两种实现方式:顺序写入buffer,倒序读出;或者倒序写入buffer,顺序读出。不论采取上述何种方式,都需要将一整行像素数据完整的写入到buffer中,同时考虑到读出数据过程中还会有数据写入,因此需要额外一行缓存器空间进行乒乓操作。对于高分辨率的图像,例如1920x1080的分辨率,两行像素数据所需的片内RAM为3840bytes。

在不考虑水平镜像处理时,用于实时输入像素数据缓存的缓存器通常为先入先出存储器(FIFO,First In First Out)。图3示出了现有技术中一种采用FIFO的实时输入图像数据采集结构,主要包括:图像传感器31、数据写入控制模块32、FIFO33、数据读出控制模块34。由于FIFO33具有先进先出的特性,在写入一定数量的像素数据时,即可启动像素数据的读操作,而不必等到一行像素数据全部写入,因此该结构中所使用的FIFO33的存储深度可以远小于两行图像像素的个数。

但是,图3所示的图像数据采集结构仍然没有解决实现水平镜像处理时所需缓存空间过大的问题。

发明内容

本发明要解决的技术问题是提供一种实时输入数字图像镜像存储的方法及装置,能够以较小的缓存空间实现水平镜像操作。

为解决上述技术问题,本发明提供了一种实时输入数字图像镜像存储的方法,包括:

提供数字图像数据,该数字图像数据包含多个行,每一行包含多个像素数据;

对于每一行像素数据中每BL个像素数据进行倒序排序,该BL个像素数据的起始地址记为第一地址,其中BL为DMA突发长度;

将倒序排序的所述BL个像素数据写入先入先出存储器;

以DMA方式从所述先入先出存储器读出该倒序排序的BL个像素数据并进行存储,存储的起始地址记为第二地址,该第二地址与第一地址成水平镜像关系。

根据本发明的一个实施例,该第一地址为Base_addr+BL×i,其中Base_addr为当前行的基地址,i为对当前行进行的DMA突发操作编号,i为大于等于0的整数;该第二地址为Base_addr+width-BL×i,其中width为每一行的宽度。

根据本发明的一个实施例,对于每一行像素数据中每BL个像素数据进行倒序排序包括:

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰微电子股份有限公司,未经杭州士兰微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310258174.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top