[发明专利]一种JTAG仿真器自动关闭监控定时器电路

说明书

技术领域

本发明涉及高可靠性主板的监控定时器电路设计，具体涉及一种JTAG仿真器自动关闭监控定时器电路。

背景技术

随着航天电子产品、军用电子产品及高可靠的工业应用向高速电路发展，大量具有JTAG功能的CPU或DSP被用作主板的平台，为了保障系统在受到干扰的情况下能够及时复位通常设计有监控定时器电路（看门狗），由应用程序在看门狗作用周期内进行喂狗操作，由于常规看门狗应用电路在调试过程中同样会起作用，若应用程序不及时喂狗，会导致看门狗电路复位整个印制板的需要复位的功能器件（例如CAN总线协议芯片、1553B协议芯片、FPGA的系统复位端或者需要进行上电复位的相关器件）。而开发人员在进行软件或系统调试阶段，特别是在进行类似单步跟踪操作时无法保证及时喂狗，进而造成看门狗起作用进而引发系统复位。一般而言，部分CPU/DSP类型由JTAG接管后复位信号不会影响CPU/DSP的运行，但一定会影响板上其它连接有复位功能的芯片或模块，如果在调试过程中不及时喂狗将导致调试失败，在实际应用中经常通过跳针断开定时器或者拔掉监控定时器的方式来解决看门狗的调试问题，如图3所示，如果将监控定时器拔掉会使监控定时器失去上电复位系统功能，增加调试复杂度。

发明内容

有鉴于此，本发明提供了一种JTAG仿真器自动关闭监控定时器电路，利用该电路，JTAG仿真器一旦接入电路，监控定时器则自行切断看门狗电路，且保留上电的系统复位功能，而不是通过跳针的方式或者拔掉监控定时器的方式来解决看门狗的调试问题，同时JTAG仿真器的接头的管脚6与管脚5相连不影响JTAG仿真器的原有功能，既保证整板的可靠性，又简化的调试阶段的操作。

一种JTAG仿真器自动关闭监控定时器电路，包括监控定时器U1、或门U2C和JTAG接头插槽TJ1；监控定时器U1的看门狗输出管脚#WDO连接到或门U2的一个输入端，或门U2的另一输入端连接到TJ1的管脚6，同时与电阻R5的一端相连，电阻R5的另一端接地，或门U2的输出端连接电阻R4的一端，电阻R4的另一端连接监控定时器U1的手动复位管脚#WR，当JTAG仿真器接入电路进行调试时，将JTAG仿真器的接头的管脚6与管脚5相连插入到JTAG接头插槽TJ1中。

有益效果：

（1）本发明通过或门U2C对监控定时器的手动复位管脚#WR的输入进行控制，在系统正常工作阶段，监控定时器的手动复位管脚#WR的输入与看门狗输出管脚#WDO的输出相同，能够实现对系统的监控。当系统调试阶段，接入接头管脚6与管脚5相连的JTAG仿真器，由于管脚5和6为高电平，监控定时器的手动复位管脚#WR的输入与管脚6的输出相同，为高电平，即使不及时喂狗，看门狗输出管脚#WDO输出的复位脉冲信号（高低电平交替），也传递不到监控定时器的手动复位管脚#WR，不会自行复位系统，同时还保留了上电的系统复位功能，解决了传统调试利用跳线断开看门狗的输出，或者调试阶段拔掉监控定时器的方式解决调试过程中监控定时器的影响问题，由于解决了监控定时器的复位问题，进一步的简化了调试步骤。

（2）本发明当JTAG仿真器的接头插入到TJ1时，将JTAG的管脚6与管脚5相连，不影响JTAG仿真器的现有功能，既保证整板的可靠性，又简化的调试阶段的操作。

（3）本发明或门的一个输出端10与电阻R5相连，R5的另一端接地，从而实现了对输出端10进行弱下拉，在JTAG仿真器不接入系统时，由于一个输出端10与TJ1的管脚6连接，管脚6为悬空状态，通过电阻R5的弱下拉，保证了或门输出的稳定性，进一步提高了监控定时器的可靠性。

附图说明

图1为本发明的监控定时器电路设计示意图；

图2为传统的监控定时器电路设计示意图；

图3为JTAG仿真器接头的管脚常规定义示意图；

图4为本发明的JTAG仿真器接头的管脚定义示意图。

具体实施方式

下面结合附图，对本发明进行详细描述。

本发明提供了一种JTAG仿真器自动关闭监控定时器电路，包括监控定时器U1、或门U2C和JTAG接头插槽TJ1；监控定时器U1的看门狗输出管脚#WDO连接到或门U2的一个输入端9，或门U2的另一输入端10连接到TJ1的管脚6，同时与电阻R5的一端相连，电阻R5的另一端接地，或门U2的输出端8连接电阻R4的一端，电阻R4的另一端连接监控定时器U1的手动复位管脚#MR，如图1所示。

该电路的具体工作模式如下：