[发明专利]自修复型栅极驱动电路

权利要求书

1.一种自修复型栅极驱动电路，其特征在于，包括级联的多个GOA单元，按照第N级GOA单元控制对显示区域第N级水平扫描线（G（N））充电，该第N级GOA单元包括上拉控制电路（100），上拉电路（200），下传电路（300），下拉电路（400），自举电容（500），第一下拉维持电路（600），第二下拉维持电路（700），及桥接电路（800）；该上拉电路（200）、下拉电路（400）、第一下拉维持电路（600）、第二下拉维持电路（700）及自举电容（500）分别与栅极信号点（Q（N））和该第N级水平扫描线（G（N））连接，该上拉控制电路（100）和下传电路（300）分别与该栅极信号点（Q（N））连接，该桥接电路（800）连接于该第一下拉维持电路（600）和第二下拉维持电路（700）之间并且连接该栅极信号点（Q（N））；

该桥接电路（800）包括第一薄膜晶体管（T55），其栅极连接该栅极信号点（Q（N）），漏极和源极分别连接第一电路点（K（N））和第二电路点（P（N））；

该第一下拉维持电路（600）包括：

第二薄膜晶体管（T54），其栅极输入第二时钟信号（LC2），漏极和源极分别输入第一时钟信号（LC1）和连接该第二电路点（P（N））；

第三薄膜晶体管（T53），其栅极连接第三电路点（S（N）），漏极和源极分别输入第一时钟信号（LC1）和连接该第二电路点（P（N））；

第四薄膜晶体管（T51），其栅极输入第一时钟信号（LC1），漏极和源极分别输入第一时钟信号（LC1）和连接该第三电路点（S（N））；

第五薄膜晶体管（T56），其栅极连接该第二电路点（P（N）），漏极和源极分别连接该第二电路点（P（N））和该第三电路点（S（N））；

第六薄膜晶体管（T52），其栅极连接该栅极信号点（Q（N）），漏极和源极分别连接该第二电路点（P（N））和输入直流低电压（VSS）；

第七薄膜晶体管（T32），其栅极连接该第二电路点（P（N）），漏极和源极分别输入该直流低电压（VSS）和连接该第n级水平扫描线（G（N））；

第八薄膜晶体管（T42），其栅极连接该第二电路点（P（N）），漏极和源极分别输入该直流低电压（VSS）和连接该栅极信号点（Q（N））；

该第二下拉维持电路（700）包括：

第九薄膜晶体管（T64），其栅极输入该第一时钟信号（LC1），漏极和源极分别输入该第二时钟信号（LC2）和连接该第一电路点（K（N））；

第十薄膜晶体管（T63），其栅极连接第四电路点（T（N）），漏极和源极分别输入该第二时钟信号（LC2）和连接该第一电路点（K（N））；

第十一薄膜晶体管（T61），其栅极输入该第二时钟信号（LC2），漏极和源极分别输入该第二时钟信号（LC2）和连接该第四电路点（T（N））；

第十二薄膜晶体管（T66），其栅极连接该第一电路点（K（N）），漏极和源极分别连接该第一电路点（K（N））和该第四电路点（T（N））；

第十三薄膜晶体管（T62），其栅极连接该栅极信号点（Q（N）），漏极和源极分别连接该第四电路点（T（N））和输入该直流低电压（VSS）；

第十四薄膜晶体管（T33），其栅极连接该第一电路点（K（N）），漏极和源极分别输入该直流低电压（VSS）和连接该第n级水平扫描线（G（N））；

第十五薄膜晶体管（T43），其栅极连接该第一电路点（K（N）），漏极和源极分别输入该直流低电压（VSS）和连接该栅极信号点（Q（N））；

工作时，该第一时钟信号（LC1）和该第二时钟信号（LC2）的低电位小于该直流低电压（VSS）且频率低于输入该上拉电路（200）的时钟信号（CK），并且使该第一电路点（K（N））和该第二电路点（P（N））交替处于高电位。

2.如权利要求1所述的自修复型栅极驱动电路，其特征在于，该上拉控制电路（100）包括第十六薄膜晶体管（T11），其栅极输入来自第N-1级GOA单元的下传信号ST(N-1)，漏极和源极分别连接第N-1级水平扫描线（G（N-1））和该栅极信号点（Q（N））。

3.如权利要求1所述的自修复型栅极驱动电路，其特征在于，该上拉电路（200）包括第十七薄膜晶体管（T21），其栅极连接该栅极信号点（Q（N）），漏极和源极分别输入该时钟信号（CK）和连接该第n级水平扫描线（G（N））。