[实用新型]一种BICMOS线路结构的欠压锁定电路

权利要求书

1.一种欠压锁定电路，其特征在于包括电压采样电路、电压比较电路、输出驱动电路和迟滞反馈电路：

所述电压采样电路是对所加的电压进行采样；

所述电压比较电路是对所述采样的电压与基准电路产生的基准电压进行比较；

所述输出驱动电路是对所述电压比较电路输出的电压进行输出并驱动；

所述迟滞反馈电路是对所述输出驱动电路输出的电压信号进行迟滞反馈，产生电压迟滞回差特性。

2.如权利要求1所述的欠压锁定电路，其特征在于所述电压采样电路包括第一电阻、第二电阻、第三电阻和第一NMOS管：

所述第一电阻的一端接电源，另一端接所述第二电阻的一端；

所述第二电阻的一端接所述第一电阻的一端，另一端接所述第三电阻的一端；

所述第三电阻的一端接所述第二电阻的一端，另一端接所述第一NMOS管的漏极；

所述第一NMOS管的栅极接所述输出驱动电路的输出端，漏极接所述第三电阻的一端，源极接地。

3.如权利要求1所述的欠压锁定电路，其特征在于所述电压比较电路包括第四电阻、第五电阻、第六电阻、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第一NPN管和第二NPN管：

所述第四电阻的一端接电源，另一端接所述第一NPN管的集电极；

所述第五电阻的一端接电源，另一端接所述第二NPN管的集电极和所述第一PMOS管的栅极；

所述第六电阻的一端接所述第二NPN管的发射极，另一端接所述第二NMOS管的漏极；

所述第二NMOS管的栅极接所述第一反相器的输出端，漏极接所述第六电阻的一端，源极接地；

所述第三NMOS管的栅极接电源，漏极接所述第一PMOS管的漏极，源极接所述第四NMOS管的漏极；

所述第四NMOS管的栅极接电源，漏极接所述第三NMOS管的源极，源极接地；

所述第一PMOS管的栅极接所述第五电阻的一端，漏极接所述第三NMOS管的漏极，源极接电源；

所述第一NPN管的基极接所述第二电阻的一端和所述第三电阻的一端，集电极接所述第四电阻的一端，发射极接所述第二NPN管的基极；

所述第二NPN管的基极接所述第一NPN管的发射极，集电极接所述第五电阻的一端和所述第一PMOS管的栅极。

4.如权利要求1所述的欠压锁定电路，其特征在于所述输出驱动电路包括第五NMOS管、第六NMOS管和第三NPN管：

所述第五NMOS管的栅极接所述第一电阻的一端和所述第二电阻的一端，漏极接电源，源极接所述第三NPN管的集电极；

所述第六NMOS管的栅极接所述第三NMOS管的源极和所述第四NMOS管的漏极，漏极接所述第三NPN管的发射极和所述输出驱动电路的输出端，源极接地；

所述第三NPN管的基极接所述第一NPN管的发射极和所述第二NPN管的基极，集电极接所述第五NMOS管的源极，发射极接所述第六NMOS管的漏极。

5.如权利要求1所述的欠压锁定电路，其特征在于所述迟滞反馈电路包括第一反相器、第一NMOS管和第二NMOS管：

所述第一反相器的输入端接所述输出驱动电路的输出端，输出端接所述第二NMOS管的栅极；

所述第一NMOS管的栅极接所述输出驱动电路的输出端，漏极接所述第三电阻的一端，源极接地；

所述第二NMOS管的栅极接所述第一反相器的输出端，漏极接所述第六电阻的一端，源极接地。