[实用新型]一种BICMOS线路结构的欠压锁定电路

说明书

技术领域

本实用新型涉及集成电路技术，尤其涉及到欠压锁定电路。

背景技术

传统的欠压锁定电路翻转阈值会随着温度的变化而变化，从而造成系统不稳定；同时传统的欠压锁定电路没有滞回功能，这样会导致系统反复开关现象。

发明内容

本实用新型旨在解决现有技术的不足，提供一种稳定性很高的欠压锁定电路。

欠压锁定电路，包括电压采样电路、电压比较电路、输出驱动电路和迟滞反馈电路：

所述电压采样电路是对所加的电压进行采样；

所述电压比较电路是对所述采样的电压与基准电路产生的基准电压进行比较；

所述输出驱动电路是对所述电压比较电路输出的电压进行输出并驱动；

所述迟滞反馈电路是对所述输出驱动电路输出的电压信号进行迟滞反馈，产生电压迟滞回差特性。

所述电压采样电路包括第一电阻、第二电阻、第三电阻和第一NMOS管：

所述第一电阻的一端接电源，另一端接所述第二电阻的一端；

所述第二电阻的一端接所述第一电阻的一端，另一端接所述第三电阻的一端；

所述第三电阻的一端接所述第二电阻的一端，另一端接所述第一NMOS管的漏极；

所述第一NMOS管的栅极接所述输出驱动电路的输出端，漏极接所述第三电阻的一端，源极接地。

所述电压比较电路包括第四电阻、第五电阻、第六电阻、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第一NPN管和第二NPN管：

所述第四电阻的一端接电源，另一端接所述第一NPN管的集电极；

所述第五电阻的一端接电源，另一端接所述第二NPN管的集电极和所述第一PMOS管的栅极；

所述第六电阻的一端接所述第二NPN管的发射极，另一端接所述第二NMOS管的漏极；

所述第二NMOS管的栅极接所述第一反相器的输出端，漏极接所述第六电阻的一端，源极接地；

所述第三NMOS管的栅极接电源，漏极接所述第一PMOS管的漏极，源极接所述第四NMOS管的漏极；

所述第四NMOS管的栅极接电源，漏极接所述第三NMOS管的源极，源极接地；

所述第一PMOS管的栅极接所述第五电阻的一端，漏极接所述第三NMOS管的漏极，源极接电源；

所述第一NPN管的基极接所述第二电阻的一端和所述第三电阻的一端，集电极接所述第四电阻的一端，发射极接所述第二NPN管的基极；

所述第二NPN管的基极接所述第一NPN管的发射极，集电极接所述第五电阻的一端和所述第一PMOS管的栅极。

所述输出驱动电路包括第五NMOS管、第六NMOS管和第三NPN管：

所述第五NMOS管的栅极接所述第一电阻的一端和所述第二电阻的一端，漏极接电源，源极接所述第三NPN管的集电极；

所述第六NMOS管的栅极接所述第三NMOS管的源极和所述第四NMOS管的漏极，漏极接所述第三NPN管的发射极和所述输出驱动电路的输出端，源极接地；

所述第三NPN管的基极接所述第一NPN管的发射极和所述第二NPN管的基极，集电极接所述第五NMOS管的源极，发射极接所述第六NMOS管的漏极。

所述迟滞反馈电路包括第一反相器、第一NMOS管和第二NMOS管：

所述第一反相器的输入端接所述输出驱动电路的输出端，输出端接所述第二NMOS管的栅极；

所述第一NMOS管的栅极接所述输出驱动电路的输出端，漏极接所述第三电阻的一端，源极接地；

所述第二NMOS管的栅极接所述第一反相器的输出端，漏极接所述第六电阻的一端，源极接地。

利用本实用新型提供的欠压锁定电路能更好地提高系统的可靠性和稳定性。

附图说明

图1为本实用新型的欠压锁定电路的电路图。

具体实施方式

以下结合附图对本实用新型内容进一步说明。

欠压锁定电路，如图1所示，包括电压采样电路、电压比较电路、输出驱动电路和迟滞反馈电路：

所述电压采样电路是对所加的电压进行采样；

所述电压比较电路是对所述采样的电压与基准电路产生的基准电压进行比较；

所述输出驱动电路是对所述电压比较电路输出的电压进行输出并驱动；

所述迟滞反馈电路是对所述输出驱动电路输出的电压信号进行迟滞反馈，产生电压迟滞回差特性。

所述电压采样电路包括第一电阻101、第二电阻102、第三电阻103和第一NMOS管104：

所述第一电阻101的一端接电源VCC，另一端接所述第二电阻102的一端；