[发明专利]碳化硅半导体装置的制造方法

说明书

技术领域

本发明涉及一种碳化硅半导体装置的制造方法。

背景技术

作为半导体材料，已知有碳化硅的四层周期六方晶(4H-SiC)等化合物半导体。在使用4H-SiC作为半导体材料来制作功率半导体装置时，在由4H-SiC构成的半导体基板(以下，称为4H-SiC基板)上使4H-SiC单晶膜(以下，称为SiC外延膜)外延生长而制作SiC单晶基板。以往，作为外延生长法，已知化学气相沉积(CVD：Chemical Vapor Deposition)法。

具体而言，通过化学气相沉积法层叠SiC外延膜而得的SiC单晶基板是通过如下方法制作的，即，将在反应炉(反应室)内流动的原料气体在运载气体中热分解，并使硅(Si)原子仿照4H-SiC基板的晶格连续地堆积。通常，使用甲硅烷(SiH₄)气体和二甲烷(C₃H₈)气体作为原料气体，使用氢气(H₂)作为运载气体。另外，适当添加氮气(N₂)和/或三甲基铝(TMA)气体作为掺杂气体。

在以往的外延生长法中，一般生长速度为几μm/h左右，因此，无法使外延膜高速生长。所以，为了使制作高耐压设备所必需的外延膜生长到100μm以上厚度，就需要花费很多时间，因此，在工业生产上要求外延生长速度的高速化。另外，在高耐压设备中，由于将100μm以上厚度的外延膜设为漂移层，因此，越追求高耐压化导通损耗就越大。

为了减少导通损耗，需要通过延长漂移层的载流子寿命来产生基于注入少数载流子的电导率调制，降低导通电压。因此，为了延长漂移层的载流子寿命，需要减少存在于外延膜中的成为缩短寿命原因的晶体缺陷。例如，作为存在于n型SiC外延膜中、成为缩短寿命原因的晶体缺陷，已知存在于比导带底(Ec＝0)更低的能量位置(深能级)的所谓Z_1/2中心和EH_6/7中心的点缺陷。

报告称这些Z_1/2中心和EH_6/7中心是由SiC外延膜中的碳(C)空穴引起的晶体缺陷(例如，参照下述非专利文献1)。因此，为了减少SiC外延膜中的晶体缺陷，需要形成碳空穴少的SiC外延膜。作为减少SiC外延膜中的碳空穴的方法，提出了在通过化学气相沉积法形成SiC外延膜后，进一步进行碳离子注入及热处理和/或长时间的牺牲氧化的方法(例如，参照下述非专利文献2、3)。

现有技术文献

非专利文献

非专利文献1：L.Storasta和另四位，Deep levels created by low energy electron irradiation in 4H-SiC，AIP：Journal of Applied Physics，(美国)，American Institute of Physics，2004年1月1日，第96卷，第9号，p.4909-4915

非专利文献2：L.Storasta和另一位，Reduction of traps and improvement of carrier lifetime in 4H-SiC epilayers by ion implantation，AIP：Applied Physics Letters，(美国)，American Institute of Physics，2007年，第90卷，p.062116-1～062116-3

非专利文献3：T.Hiyosh和另一位，Reduction of Deep Levels and lmprovement of Carrier Lifetime in n-Type 4H-SiC by Thermal Oxidation，APEX：Applied Physics Express，应用物理学，2009年，第2卷，p.041101-1～041101-3

发明内容

技术问题

然而，在上述非专利文献2、3中，需要进行制作在4H-SiC基板上层叠了SiC外延膜而得的SiC单晶基板后，在SiC单晶基板上形成元件结构的工序，除此以外，还需要进行用于减少SiC外延膜中的碳空穴的追加工序，存在产量下降的问题。

本发明的目的在于提供一种为了消除上述现有技术中的问题，在通过化学气相沉积法制作碳化硅单晶基板后无需进行追加工序的载流子寿命长的碳化硅半导体装置的制造方法。

技术方案