[发明专利]用于收发器的灵活置乱器/解置乱器架构

权利要求书

1.一种收发器设备，其包括：

第一总线；

第二总线；以及

收发器，其以接口方式连接到所述第一总线和所述第二总线，且所述收发器包含：

多项式寄存器，其经配置以存储用户定义的多项式；

自同步置乱器，其经配置以使用所述用户定义的多项式从DATAIN1信号产生经置乱DATAOUT1信号；以及

自同步解置乱器，其经配置以使用所述用户定义的多项式从DATAIN2信号产生经解置乱DATAOUT2信号，

其中所述自同步置乱器和所述自同步解置乱器中的每一者包含：

数据寄存器，其经配置以分别接收所述DATAOUT1信号以及所述DATAOUT2信号；

多项式矩阵电路，其经配置以基于所述用户定义的多项式而产生P矩阵；

数据矩阵电路，其经配置以基于所述用户定义的多项式而产生D矩阵；

数据乘法器，其耦合到所述数据矩阵电路，且所述数据乘法器经耦合以分别接收DATAIN1和DATAIN2；

多项式乘法器，其耦合到所述多项式矩阵电路以及所述数据寄存器；以及异或电路，其耦合到所述数据乘法器和所述多项式乘法器。

2.根据权利要求1所述的收发器设备，其中所述多项式寄存器具有32个位。

3.一种使用具有灵活置乱器/解置乱器架构的收发器的方法，其包括：

从具有多个位的多项式寄存器检索用户定义的多项式；

至少部分地基于所述用户定义的多项式而产生第一及第二矩阵；

将所述第一矩阵乘以第一数据集以产生第二数据集；

从数据寄存器检索第三数据集；

将所述第三数据集乘以所述第二矩阵以产生第四数据集；

对所述第二与第四数据集进行“异或”运算以产生第五数据集；以及

输出所述第五数据集，

其中所述方法进一步包括采用加载装置将所述第五数据集加载到所述数据寄存器中以形成所述第三数据集。

4.根据权利要求3所述的使用具有灵活置乱器/解置乱器架构的收发器的方法，其中所述输出步骤进一步包括经由总线输出所述第五数据集。

5.根据权利要求3所述的使用具有灵活置乱器/解置乱器架构的收发器的方法，其中所述方法进一步包括将所述第一数据集加载到所述数据寄存器中以形成所述第三数据集。

6.一种收发器设备，其包括：

媒体接入控制MAC电路；

接口，其耦合到所述MAC电路；以及

物理收发器PHY，其具有：

多项式寄存器，其经配置以存储用户定义的多项式；

第一总线和第二总线，其耦合到所述接口；

自同步置乱器，其耦合到所述第一总线，且所述自同步置乱器经配置以使用所述用户定义的多项式从DATAIN1信号产生经置乱DATAOUT1信号；

自同步解置乱器，其耦合到所述第二总线，且其经配置以使用所述用户定义的多项式从DATAIN2信号产生经解置乱DATAOUT2信号；其中所述自同步置乱器和所述自同步解置乱器中的每一者包含：

数据寄存器，其经配置以分别从所述自同步置乱器接收所述DATAOUT1信号以及从所述第二总线接收所述DATAIN2信号；

多项式矩阵电路，其经配置以基于所述用户定义的多项式而产生P矩阵；

数据矩阵电路，其经配置以基于所述用户定义的多项式而产生D矩阵；

数据乘法器，其耦合到所述数据矩阵电路，且所述数据乘法器经耦合以分别从所述第一总线接收所述DATAIN1以及从所述第二总线接收所述DATAIN2；

多项式乘法器，其耦合到所述多项式矩阵电路以及所述数据寄存器；以及

异或电路，其耦合到所述数据乘法器和所述多项式乘法器。

7.根据权利要求6所述的收发器设备，其中所述设备进一步包括：

主机，其耦合到所述MAC电路；以及

通信媒体，其耦合到所述PHY。

8.根据权利要求6所述的收发器设备，其中所述多项式寄存器具有32个位。