[发明专利]用于收发器的灵活置乱器/解置乱器架构

说明书

本发明涉及一种设备，其包含具有多个位的多项式寄存器(510)，其中所述多项式寄存器经配置以存储用户定义的多项式。收发器(406、408)耦合到第一总线、第二总线及所述多项式寄存器。所述收发器包含：自同步置乱器(502)，其经配置以使用所述用户定义的多项式从第一信号产生经置乱信号；及自同步解置乱器(506)，其经配置以使用所述用户定义的多项式从第二信号产生经解置乱信号。

技术领域

本发明大体来说涉及一种收发器，且更特定来说，涉及一种具有灵活架构的物理收发器(PHY)。

背景技术

图1展示常规系统100的实例。在此系统100中，主机102-1到102-N(举例来说，其可为计算机、路由器或交换机)能够通过网络接口104-1到104-N经由通信媒体112(举例来说，其可为光纤、底板或双绞线)彼此进行通信。在此实例中，网络接口104-1到104-N采用电底板上以太网且更具体来说采用10GBase-KR。对10GBase-KR的描述可见于电气与电子工程师协会(Institute of Electrical and Electronics Engineers；IEEE)标准802.3-2008(其日期为2008年12月26日且其出于所有目的而以引用方式并入本文中)中。这些网络接口104-1到104-N采用媒体接入控制(MAC)电路106-1到106-N，电路106-1到106-N经由媒体独立接口(MII)108-1到108-N(其通常可具有半双工或全双工操作)与PHY 110-1到110-N进行通信，这些中的每一者均在IEEE标准802.3-2008中予以描述。

然而，此处所关注的是PHY 110-1到110-N，且如在图2中可更详细地看到，PHY110-1到110-N(下文称PHY 110)，PHY 110采用数个子层。此PHY 110可为独立集成电路(IC)或可与MAC电路(即，MAC电路106-1)及MII 108集成在一起。如所展示，PHY110通常由以下各项构成：物理媒体相依(PMD)子层逻辑212、物理媒体附接(PMA)子层逻辑210、前向错误校正(FEC)子层逻辑204，及物理译码(PCS)子层逻辑202。这些子层逻辑电路202、204、210及212彼此交互以在MII 108与通信媒体112之间提供通信。对于发射，FEC子层逻辑204采用如IEEE标准802.3-2008第74款中所描述的编码器206，且对于接收，FEC子层逻辑204采用如IEEE标准802.3-2008第74款中所描述的解码器208。

如在图3中可看到，PCS子层逻辑202可为具有PCS发射器302及PCS接收器304的收发器。在此实例中，发射器302能够从MII 108接收数据、借助编码器306对数据进行编码、借助置乱器308对经编码数据进行置乱，并借助齿轮箱310进行转换(以便由FEC子层逻辑204使用)。在此实例中，接收器304能够使用齿轮箱312转换来自FEC子层逻辑204的数据、借助解置乱器314对数据进行解置乱，并借助解码器316对数据进行解码(以供与MII 108一起使用)。举例来说，PCS子层逻辑202的细节可见于IEEE标准802.3-2008第48及74款中。

此处所关注的是置乱器308及解置乱器314。在此实例中，置乱器308及解置乱器314能够执行数据置乱/解置乱及错误检查。借助PHY 110-1到110-N对数据进行置乱/解置乱的一个目的是实质上将数据随机化以减少电磁干扰(EMI)的影响且改进信号完整性。这通常通过使用借助指定多项式产生的伪随机位序列(PRBS)来实现。举例来说，对于8b/10b编码，可采用PRBS-7(或1+x⁶+x⁷)，且对于同步光学连网或SONET(如ITU O.150中所指定)，可采用PRBS-23(或X²³+X¹⁸+1)。类似地，可采用此PRBS信令来进行错误检查。