[发明专利]一种半导体器件的制作方法有效
| 申请号： | 201410081261.0 | 申请日： | 2014-03-06 |
| 公开（公告）号： | CN104900583B | 公开（公告）日： | 2018-04-13 |
| 发明（设计）人： | 胡敏达;张城龙 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制作方法 | ||
1.一种半导体器件的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成第一阻挡层、第一层间介电层和第二阻挡层；
刻蚀所述第二阻挡层、所述第一层间介电层和所述第一阻挡层，以形成第一沟槽；
在所述第一沟槽内填充第一金属层；
执行第一化学机械研磨工艺，停止于所述第二阻挡层中，以形成第一金属互连线；
在所述第二阻挡层和所述第一金属互连线表面依次形成中间阻挡层、第二层间介电层和第三阻挡层；
在所述第三阻挡层、所述第二层间介电层和所述中间阻挡层中形成第二沟槽和通孔以露出所述第一金属互连线的顶面，所述通孔的底部特征尺寸大于所述第一金属互连线的顶部特征尺寸；
在所述第二沟槽和所述通孔中填充第二金属层，其中，所述通孔中的第二金属层的底部与所述第一层间介电层之间形成有所述第二阻挡层。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述通孔底端镶嵌于所述中间阻挡层内。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述通孔的截面宽度大于所述第一沟槽的截面宽度，小于所述第二沟槽的截面宽度。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一阻挡层、所述第二阻挡层、所述中间阻挡层和所述第三阻挡层的厚度通过晶片允收测试系统来监测。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，形成所述第二阻挡层之后，还包括依次形成TEOS掩膜层和硬掩膜层的步骤。
6.如权利要求5所述的半导体器件的制作方法，其特征在于，所述硬掩膜层为金属硬掩膜层。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一层间介电层和所述第二层间介电层为低k介电材料或者超低k介电材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410081261.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
