[发明专利]一种半导体器件的制作方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制作方法。

背景技术

随着集成电路(Integrate Circuit，简称IC)芯片设计与制造工艺的迅猛发展，IC芯片的设计尺寸变得越来越小，这种芯片减薄要求使得芯片制造工艺面临诸多挑战。在半导体IC芯片制造工艺中，两个金属互连层之间由层间介质分隔开来，两个金属互连层之间的电连接通常由通孔来完成。而在形成上部金属互连层之前，需要在层间介质上形成通孔。在半导体工艺制程的节点达到28nm及以下时，往往需要在金属互连层的层间介质上蚀刻一些Kelvin结构的金属通孔，这些通孔称为Kelvin通孔。

详细的，请参考图1A-1F，其为现有的半导体器件制作方法的各步骤相应结构的示意性剖面图。

如图1A所示，首先，在半导体衬底100表面依次形成第一阻挡层110、第一低k层间介电层120、TEOS掩膜层130和硬掩膜层140。

如图1B所示，然后，依次刻蚀所述硬掩膜层140、TEOS掩膜层130、第一低k层间介电层120和第一阻挡层110，以形成第一沟槽150，所述第一沟槽150暴露半导体衬底100的表面。

如图1C所示，随后，在第一沟槽150内以及硬掩膜层140表面形成第一金属层160，所述第一金属层160的材料优选为金属铜。

如图1D所示，接着，执行化学机械研磨工艺，直到硬掩膜层140和TEOS掩膜层130被完全去除，暴露出第一低K层间介电层120的表面，即形成了第一金属互连线170。

如图1E所示，接下来，在第一低k介电层120和第一金属互连线170表面形成中间阻挡层111，所述中间阻挡层的材料可选掺氮的碳化硅。

接下来，即可形成与第一金属互连线电连接的第二金属互连线，形成第二金属互连线的步骤与形成第一金属互连线类似。

如图1F所示，首先，在中间阻挡层表面依次形成第二低k层间介电层121，TEOS掩膜层和第二硬掩膜层；然后，刻蚀第二硬掩膜层，TEOS掩膜层和第二低k层间介电层，形成第二沟槽；接着，刻蚀第二沟槽的底部的第二低k层间介电层，再刻蚀第二沟槽底部的中间阻挡层以及部分第一低k层间介电层，以形成通孔180，所述通孔的截面宽度大于第一沟槽的截面宽度，小于第二沟槽的截面宽度，所述通孔底端位于第一低k介电层内；接着，在第二沟槽和通孔内以及第二硬掩膜层表面形成第二金属层；最后，执行第二化学机械研磨工艺，直至去除第二硬掩膜层，以形成与第一金属互连线电连接的第二金属互连线171。如此，重复上述步骤，即可形成多层金属互连线。在图1F中通孔的底部出现了凸起190，我们称为虎齿现象(Tiger Tooth)。

然而，在半导体工艺制程的节点达到28nm及以下时，结构设计时通孔底部特征尺寸(BCD)往往大于前一层金属顶部特征尺寸(TCD)，进而导致虎齿现象的出现。虎齿现象的出现会降低金属层与通孔之间EM和TDDB寿命，而且不利于缺口处的金属填充。而现有技术通过通孔过刻蚀的方式，来改善这种虎齿现象，但是这种方式工艺窗口有限。

因此，急需一种新的制造方法，以克服现有技术中的不足。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括下列步骤：

提供半导体衬底；

在所述半导体衬底上依次形成第一阻挡层、第一层间介电层和第二阻挡层；

刻蚀所述第二阻挡层、所述第一层间介电层和所述第一阻挡层，以形成第一沟槽；

在所述第一沟槽内填充第一金属层；

执行第一化学机械研磨工艺，停止于所述第二阻挡层中，以形成第一金属互连线；

在所述第二阻挡层和所述第一金属互连线表面依次形成中间阻挡层、第二层间介电层和第三阻挡层；

在所述第三阻挡层、所述第二层间介电层和所述中间阻挡层中形成第二沟槽和通孔以露出所述第一金属互连线的顶面，所述通孔的底部特征尺寸大于所述第一金属互连线的顶部特征尺寸；

在所述第二沟槽和所述通孔中填充第二金属层，其中，所述通孔中的第二金属层的底部与所述第一层间介电层之间形成有所述第二阻挡层。

优选地，所述通孔底端镶嵌于所述中间阻挡层内。