[发明专利]校准阻抗的电路和使用该电路的半导体装置

说明书

本申请是于2010年2月9日提交的、申请号为201010107474.8、发明名称为“校准阻抗的电路和使用该电路的半导体装置”的中国专利申请的分案申请。相关申请的交叉引用

根据35U.S.C§119(a)，本申请要求于2009年6月30日向韩国知识产权局提交的韩国申请号为10-2009-0058932的优先权，其全部内容通过引用合并进来，如同全部列出一样。

技术领域

本发明的实施例总的来说涉及半导体电路技术，具体地说涉及校准阻抗的电路和使用该电路的半导体装置。

背景技术

半导体封装是一种以提高集成效率为目的的技术。其中封装有两个或多个裸片(或者称为“芯片”)的多芯片封装类型在半导体封装技术中较为普遍。

多芯片封装的裸片中的每一裸片是独立的元件。在每一裸片是如动态随机存取存储器(DRAM)的存储设备的情况下，每一存储设备需要为执行精确匹配信号输入/输出阻抗至目标值的操作(以下称为“阻抗校准操作”)而设计的阻抗校准模块。

图1是现有技术的半导体装置10的方框图。

如图1所示的半导体装置10包含两个裸片DIE1和DIE2。

阻抗校准模块20和阻抗校准模块30分别设置在DIE1和DIE2中。

阻抗校准单元20和阻抗校准单元30中的每一个需要具有目标阻抗值的参考电阻来执行阻抗操作。

裸片的工艺/电压/温度(PVT)的变化可以对阻抗校准操作产生不利影响。因此，阻抗校准模块利用放置在裸片外部的电阻(以下称为“外部电阻”)作为参考电阻，以执行对抗裸片中的工艺/电压/温度(PVT)变化的精确阻抗校准操作。

如图1所示，所述两个裸片DIE1和DIE2分别通过外部电阻连接电极ZQ0和ZQ1耦合到各自的外部电阻RQ0和RQ1。

然而，配置有外部电阻的半导体装置的缺点是增加被电阻器件以及额外的元件例如用于连接外部电阻到其相应裸片的导线占据的电路面积，因此减少了所述半导体装置的布图裕度。

发明内容

本发明的实施例包括校准阻抗的电路和为了改善布图裕度而使用该电路的半导体设备。

在一个实施例中，提供一种校准阻抗的电路，包括：使能信号发生器，配置为响应于芯片选择信号，产生使能信号；代码发生器，配置为响应于所述使能信号，利用耦合到电极的外部电阻来产生阻抗校准代码；以及连接控制器，配置为响应于所述使能信号，控制所述代码发生器和所述电极之间的连接。

在另一个实施例中，提供一种半导体装置，包括：第一裸片和第二裸片，分别包含阻抗校准模块，其中，用于连接外部电阻的第一裸片的电极和第二裸片的电极互相耦合，并且第一裸片的阻抗校准模块和第二裸片的阻抗校准模块分别响应于芯片选择信号，执行阻抗校准操作。

在另一个实施例中，提供一种半导体装置，包括：第一裸片和第二裸片，分别包含阻抗校准模块；以及通孔，配置为穿透第一裸片和第二裸片以用作电极，其中，外部电阻经通孔共同耦合到第一裸片和第二裸片，并且第一裸片的阻抗校准模块和第二裸片的阻抗校准模块分别响应于芯片选择信号，执行阻抗校准操作。

下面在“具体实施方式”部分描述这些和其它特征，方面和实施例。

附图说明

结合附图描述本发明的特征、方面和实施例，在附图中：

图1是现有技术的半导体装置的方框图；

图2是根据本发明的一个实施例的示例性半导体装置100的方框图；

图3是根据本发明的一个实施例的图2的示例性阻抗校准模块200和300的方框图；

图4是示出图3所示的使能信号发生器210的一个实施例的电路图；

图5是示出根据本发明的一个实施例的示例性半导体装置的阻抗校准操作的时序图；

图6是根据本发明的一个实施例的以双裸片封装(DDP)形式实现的示例性半导体装置101的结构图；以及

图7是根据本发明的一个实施例的以穿透硅通孔形式实现的示例性半导体装置102的结构图。

具体实施方式

下文中，参考附图来详细描述本发明的优选实施例。

在本发明的实施例中，不同裸片共享用于执行阻抗校准操作的一个外部电阻。通过使用选择裸片的信号，对裸片进行以在不同时刻执行阻抗校准操作。

图2是根据本发明的一个实施例的示例性半导体存储装置100的方框图。

在图2所示一个实施例中，半导体装置100被配置为包含两个裸片DIE1和DIE2。