[发明专利]3DIC密封环结构及其形成方法

说明书

技术领域

本发明总体涉及集成电路，更具体地，涉及3D集成电路。

背景技术

由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体产业已经经历了快速发展。在大多数情况下，这种集成密度的改进源自最小特征尺寸的不断降低(例如，将半导体工艺节点向着亚20nm节点缩小)，这允许更多的部件被集成在给定的面积中。随着近来对微型化、更高速度和更大带宽以及更低功耗和延迟的需求的增长，对半导体管芯的更小和更具创造性的封装技术的需求也已增长。

随着半导体技术进一步的发展，堆叠式半导体器件(例如，3D集成电路(3DIC))已经作为有效替代出现以进一步降低半导体器件的物理尺寸。在堆叠式半导体器件中，在不同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。两个或多个半导体晶圆可以堆叠在一起和/或接合在彼此的顶部上以进一步减小半导体器件的形状因数。

在制造工艺期间，在通过切割半导体晶圆来分隔管芯之前，半导体晶圆经历了很多处理步骤。处理步骤可以包括光刻、蚀刻、掺杂、研磨和/或沉积不同的材料。处理步骤可以包括湿或干工艺步骤。也可以对堆叠式半导体器件实施上述处理步骤。

发明内容

根据本发明的一个方面，提供了一种半导体器件，包括：第一半导体芯片，包括第一衬底、多个第一介电层和多条导线，多条导线形成在第一衬底上方的第一介电层中；第二半导体芯片，该第二半导体芯片的一表面接合至第一半导体芯片的第一表面，第二半导体芯片包括第二衬底、多个第二介电层和多条第二导线，并且多条第二导线形成在第二衬底上方的第二介电层中；第一导电部件，从第一半导体芯片延伸至多条第二导线中的一条；以及第一密封环结构，从第一半导体芯片延伸至第二半导体芯片。

优选地，第一密封环结构延伸穿过第一半导体芯片的接合的第一表面和第二半导体芯片的接合的表面。

优选地，第一密封环结构和第一导电部件由相同的材料形成。

优选地，第一密封环结构沿着第一半导体芯片和第二半导体芯片的外围。

优选地，第一密封环结构环绕第一半导体芯片。

优选地，该半导体器件还包括：延伸穿过多个第二介电层的第二密封环结构，其中，第一密封环结构与第二密封环结构直接接触。

优选地，该半导体器件还包括：延伸穿过多个第一介电层的第三密封环结构，其中，第一密封环结构与第三密封环结构直接接触。

优选地，第一导电部件将第一半导体芯片电连接至第二半导体芯片，并且第一密封环结构不电连接至任何有效器件。

优选地，第一导电部件从第一半导体芯片的第二表面延伸至多条第二导线中的一条，并且第一密封环结构从第一半导体芯片的第二表面延伸至第二半导体芯片。

优选地，第一半导体芯片是背照式传感器，而第二半导体芯片是逻辑电路。

根据本发明的另一方面，提供了一种形成半导体器件的方法，该方法包括：提供第一芯片，该第一芯片具有衬底和多个介电层，多个介电层中形成有金属化层；将第一芯片的多个介电层的第一表面接合至第二芯片的一表面；形成从第一芯片延伸至第二芯片中的金属化层的第一导电部件；以及形成从第一芯片延伸至第二芯片的第一密封环结构。

优选地，同时实施形成第一导电部件和形成第一密封环结构。

优选地，形成第一密封环结构还包括：形成从衬底的背面延伸穿过多个介电层直至第二芯片的第一开口；以及在第一开口中形成导电材料。

优选地，形成第一导电部件还包括：形成从衬底的背面延伸穿过多个介电层直至第二芯片中的金属化层的第二开口，该第二开口与第一开口横向间隔开；以及在第二开口中形成导电材料。

优选地，该方法还包括：在第二芯片中形成第二密封环结构，第一密封环结构与第二密封环结构直接接触。

根据本发明的又一方面，提供了一种形成半导体器件的方法，该方法包括：提供第一衬底，第一衬底具有一个或多个上覆的第一介电层和位于一个或多个第一介电层中的第一导电互连件；提供第二衬底，第二衬底具有一个或多个上覆的第二介电层、位于一个或多个第二介电层中的第二导电互连件以及位于一个或多个第二介电层中的第一密封环结构；将第一衬底接合至第二衬底，第一衬底接合至第二衬底使得第一介电层的最顶端的介电层与第二介电层的最顶端的介电层接触；以及形成延伸穿过第一介电层的最顶端的介电层和第二介电层的最顶端的介电层的第二密封环结构。

优选地，在将第一衬底接合至第二衬底的步骤之前，实施形成第二密封环结构的步骤。