[发明专利]片式电子组件及其制造方法有效
申请号: | 201410330931.8 | 申请日: | 2014-07-11 |
公开(公告)号: | CN104934187B | 公开(公告)日: | 2018-06-29 |
发明(设计)人: | 车慧娫;李东焕;郑汀爀;尹灿;房惠民;金珆暎 | 申请(专利权)人: | 三星电机株式会社 |
主分类号: | H01F17/04 | 分类号: | H01F17/04;H01F27/28 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 韩芳;韩明星 |
地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子组件 片式 制造 高宽比 内线圈 线圈部 短路 | ||
1.一种片式电子组件,所述片式电子组件包括:
磁性主体,包括绝缘基板;
内线圈部,形成在绝缘基板的至少一个表面上;以及
外电极,形成在磁性主体的至少一个端表面上并连接到内线圈部,
其中,内线圈部包括形成在绝缘基板上的第一线圈图案、形成以覆盖第一线圈图案的上表面和侧表面的第二线圈图案以及形成在第二线圈图案上的第三线圈图案,
其中,通过各向同性镀覆来形成第二线圈图案,且通过各向异性镀覆来形成第三线圈图案。
2.如权利要求1所述的片式电子组件,其中,第二线圈图案被形成为使得第二线圈图案在宽度方向和厚度方向上生长。
3.如权利要求1所述的片式电子组件,其中,第三线圈图案被形成为使得第三线圈图案在厚度方向上生长同时其宽度方向上的生长受到抑制。
4.如权利要求1所述的片式电子组件,其中,当从绝缘基板的一个表面到第二线圈图案的镀覆线的第二线圈图案的厚度被定义为A且从第二线圈图案的镀覆线到第三线圈图案的镀覆线的第三线圈图案的厚度被定义为B时,B/A为0.1至20.0。
5.如权利要求1所述的片式电子组件,其中,内线圈部包含从由银、钯、铝、镍、钛、金、铜和铂组成的组中选择的一种或更多种。
6.如权利要求1所述的片式电子组件,其中,第一线圈图案、第二线圈图案和第三线圈图案由相同的金属形成。
7.如权利要求1所述的片式电子组件,其中,内线圈部的高宽比为1.2或更大。
8.一种片式电子组件的制造方法,所述制造方法包括下述步骤:
在绝缘基板的至少一个表面上形成内线圈部;
在其上形成有内线圈部的绝缘基板的上部和下部上堆叠磁性层以形成磁性主体;以及
在磁性主体的至少一个端表面上形成外电极以连接到内线圈部,
其中,形成内线圈部的步骤包括在绝缘基板上形成第一线圈图案,形成第二线圈图案以覆盖第一线圈图案的上表面和侧表面以及在第二线圈图案上形成第三线圈图案,
其中,通过各向同性镀覆来形成第二线圈图案,且通过各向异性镀覆来形成第三线圈图案。
9.如权利要求8所述的制造方法,其中,形成第一线圈图案的步骤包括在绝缘基板上形成具有用于形成第一线圈图案的开口的阻镀剂,填充用于形成第一线圈图案的开口以形成第一线圈图案以及去除阻镀剂。
10.如权利要求8所述的制造方法,其中,通过在第一线圈图案上执行各向同性的电镀来形成第二线圈图案。
11.如权利要求8所述的制造方法,其中,通过在第二线圈图案上执行各向异性的电镀来形成第三线圈图案。
12.如权利要求8所述的制造方法,其中,当从绝缘基板的一个表面到第二线圈图案的镀覆线的第二线圈图案的厚度被定义为A且从第二线圈图案的镀覆线到第三线圈图案的镀覆线的第三线圈图案的厚度被定义为B时,B/A为0.1至20.0。
13.如权利要求8所述的制造方法,其中,内线圈部包含从由银、钯、铝、镍、钛、金、铜和铂组成的组中选择的一种或更多种。
14.如权利要求8所述的制造方法,其中,内线圈部的高宽比为1.2或更大。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电机株式会社,未经三星电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410330931.8/1.html,转载请声明来源钻瓜专利网。