[发明专利]相位噪声优化装置及方法

说明书

本发明涉及数码PLL(Phase Locked Loop‑锁相环路)技术，更详细地说，设置可变型的PLL(Phase Locked Loop‑锁相环路)的环路滤波器而维持对环境变化的相位噪声优化的装置及方法。根据本发明，构成可变型的PLL(Phase Locked Loop‑锁相环路)的环路滤波器，从而通过相位噪声特性优化，提高雷达适用时的接收灵敏度及角分辨率。

技术领域

本发明涉及数码PLL(Phase Locked Loop-锁相环路)技术，更详细地说，设置可变型的PLL(Phase Locked Loop-锁相环路)的环路滤波器而维持对环境变化的相位噪声优化的装置及方法。

尤其，本发明的相位噪声优化装置及方法是为了最小化输出信号抖动，以减少两个信号(基准信号/反馈信号)间相位错误为目标，使PFD(Phase Frequency Detector-相频检测器)增益及环路滤波器带宽可变。

背景技术

图1中图示了呈现一般的数码PLL的构成的图。参照图1，数码PLL(Phase LockedLoop-锁相环路)包括适应性PFD(Phase Frequency Detector-相频检测器)110、适应性环路滤波器120、iDAC(current Digital-to-Analog Converter-电流数模转换器)130、ICO(current Controlled Oscillator-电流控制振荡器)140及分割器150等。

适应性PFD110接收基准信号和反馈信号，决定该两个信号间的相位错误，各个相位比较期间内提供PFD值。为获得快速的频率及减少抖动(相位晃动)而调整PFD大小。

并且，对优化的判断基准为适应性PFD110的基准时钟及反馈信号的相位错误程度。因此，PFD110为了最小化时间上的相位错误，调节PFD的输出电流大小和适应性环路滤波器的带域。

每次接收PFD值，更新其输出，检测到大错误值时，扩大PLL环路带宽，检测到小的平均相位错误时，缩小环路带宽。通过调整电流源和单一—终端电流源量子可呈现的iDAC130把环路滤波器输出变换为模拟电流。

ICO140提供振荡器信号，该信号具有根据iDAC输出而决定的相位。把分割器信号分割为因子N，提供反馈信号。图1中图示的数码PLL记载于韩国专利注册编号第10-1040915号，因此省略详细说明。

但是，这种PLL构成，与系统带宽无关，设有可变要素(PFD/环路滤波器)输出信号而能够最小化抖动，在实际适用系统中不能视为已实现抖动最优化。

并且，如FMCW(Frequency Modulated Continous Wave-调频连续波)雷达等，根据时间快速扫描频率的情况下，通过相位错误的环路带宽调节无法具有充分的时间，实际上很难实现相位噪声最优化。

若详述，根据PLL(Phase Locked Loop-锁相环路)相位噪声的RMSJitter(抖动)是雷达系统中决定信号与噪音的比例的重要因素，是决定角分辨率及最大探测距离的重要因素。

这种PLL的相位噪声在负反馈结构中添加或减少构成此的众多噪声要素而形成，这时决定相位噪声的主要因素为环路的带宽。常温下，即使为最小化相位噪声而调节环路滤波器的带宽，根据温度特别是VCO(Voltage Controlled Oscillator-压控振荡器)的特性值产生变化时，整体环路带宽会改变，导致相位噪声产生变化。

如上述涉及的技术，一般，为了对这种环境变化也能维持相位噪声的最优化，提出过环路滤波器的带宽可变的适应型结构。

这种适应型结构中判断相位噪声的最优化的基准是PFD(Phase FrequencyDetector-相频检测器)的相位错误且为使其最小化，使环路滤波器的带宽是可变。但是，考虑构成PLL的各要素的相位噪声影响性，这种方法在实际系统中无法成为最优化判断基准。